vhdl zu verilog konverter

[René D. (Firma: www.dossmatik.de) (dose)]

hat jemand so ein Tool schon gesichtet?

Ich bin VHDL coder und kann verilog lesen. Aber jetzt brauche ich doch 
verilog oder systemverilog. Das wollte ich aus meinen bestehenden VHDL 
Quellen generieren und bräuchte einen Konverter.

[C. A. Rotwang (Gast)]

René D. schrieb:

> Aber jetzt brauche ich doch
> verilog oder systemverilog. Das wollte ich aus meinen bestehenden VHDL
> Quellen generieren und bräuchte einen Konverter.

Ist jetzt nicht ganz wo nach gefragt wurde, aber schau mal da - ein 
MyHDL zu VHDL oder Verilog converter:
http://docs.myhdl.org/en/stable/manual/conversion.html

Es sollte auch gut möglich sein, sich selbst mit Python was zu skripten, 
zumal weil myHDL eh auf Python setzt.

[Duke Scarring (Gast)]

Für die Gegenrichtung (Verilog --> VHDL) könnte icarus gehen:
https://iverilog.fandom.com/wiki/Using_VHDL_Code_Generator

Da VHDL m.E. mächtiger ist als Verilog wirst Du da schlechte Karten 
haben.
Vielleicht hilft es Dir vom Synthesetool eine Verilog-Netzliste für die 
Simulation ausgeben zu lassen...

Duke

[Martin S. (strubi)]

Moin,

ich habe mal sowas angeworfen, ist aber nicht komplett und ein recht 
kranker Ansatz, da es über GHDL-Interna läuft. Es geht auch nur mit 
relativ einfachen Konstrukten und die Konversion zurück nach Verilog 
läuft wie oben schon angeklungen per Python/MyHDL extensions.
Ob es funktioniert, kannst du allerdings frühzeitig abchecken: XML aus 
GHDL ausgeben und hier reinziehen:

https://section5.ch/dclib/xhdl/

Grüner Blob heisst: Konvertierbar. Bei Interesse melde dich, vielleicht 
kann man ein OS-Projekt draus machen.

[Andreas (Gast)]

René D. schrieb:
> Ich bin VHDL coder und kann verilog lesen. Aber jetzt brauche ich doch
> verilog oder systemverilog.

und mixed language ist keine Option? Eine größere Lizenz von Modelsim 
kann z.B. Verilog/VHDL cosim. Nur die Free Version könnte sich da etwas 
bockig anstellen.

Was wird es am Ende, ein FPGA? Quartus kann z.B. auch Verilog und VHDL 
verarbeiten.

Viele Grüße,
Andreas

[Tobias B. (Firma: www.elpra.de) (ttobsen)]

Andreas schrieb:
> und mixed language ist keine Option? Eine größere Lizenz von Modelsim
> kann z.B. Verilog/VHDL cosim.

Mentor bietet fuer mixed Language einen ganz ordentlich zur Kasse, da 
bekommt man fast eine zweite Lizenz fuer.

Der Vivado Simulator kann allerdigns auch mxied Language und ich meine 
ActiveHDL der im Lattice Diamond integriert ist auch (allerdings nur 
unter Windows verfuegbar).