Markus S. schrieb: > Leider kann ich das über das Stencil nicht sagen, da beide Seiten (top > und bottom) in einem einzelnen Stencil gefertigt wurden. Das kennt man > natürlich auch von den "Chinesen" wie JLCPCB etc., aber das beide Seiten > übereinander gefertigt werden ist mir auch dort noch nicht > untergekommen... Also hier muss man Aisler mal in Schutz nehmen. Erst verzockt man amtlich die Gerber-Ausgabe und dann gibt es schon mal eine korrekte Vorschau aber man schaut nicht hin.
Cyblord -. schrieb: > Markus S. schrieb: > >> Leider kann ich das über das Stencil nicht sagen, da beide Seiten (top >> und bottom) in einem einzelnen Stencil gefertigt wurden. Das kennt man >> natürlich auch von den "Chinesen" wie JLCPCB etc., aber das beide Seiten >> übereinander gefertigt werden ist mir auch dort noch nicht >> untergekommen... > > Also hier muss man Aisler mal in Schutz nehmen. Erst verzockt man > amtlich die Gerber-Ausgabe und dann gibt es schon mal eine korrekte > Vorschau aber man schaut nicht hin. Das ist der Grund warum einige Projekte nicht bei Aisler bestellt habe. Es gibt die Aisler Garantie: "Du bekommst was die Vorschau zeigt" Hier sieht man das Aisler sich knallhart daran hält. In meinem Fall hatte ich es öfter das Aisler in der Vorschau quer durch die Platine fräsen wollte. oder aus einer 4-Eckigen Leiterplatte sollte eine Dreieckige gefräst werden..... Ich hätte gedacht: "Da sitzt jeman und guckt die Daten nochmal an. Niemand wird quer durch die LP fräsen" Aber die Garantie sagt ja was anderes. Also hab ich es gelassen. Und sehe das die Entscheidung richtig war. p.s. woanders wurde die gleichen gerber Daten korrekt angezeigt und produziert. p.p.s. Vielleicht sollte Aisler eine Option anbieten das nochmal ein Mensch drauf guckt. Das man nicht blind der Vorschau vertrauen muss
John P. schrieb: > In meinem Fall hatte ich es öfter das Aisler in der Vorschau quer durch > die Platine fräsen wollte. Das kenne ich auch. Aber es lag immer an meinen Daten, also wenn die Kontur kein eindeutiges Polygon war. Oder wenn ich versucht hatte, mit internen Ausfräsungen mehrere Layouts in eine Platine zu mogeln. Jeder Hersteller hat Grenzen, und je klarer die definiert sind, umso einfacher für mich. Vor langer Zeit sah mal bei eurocircuits in der Vorschau alles gut und völlig normal aus, aber am Ende sollte die Platine 700 statt normalen 70 Euro kosten, wtf? Also hat Aisler die für weniger als 30 Euro geliefert.
John P. schrieb: > p.p.s. Vielleicht sollte Aisler eine Option anbieten das nochmal ein > Mensch drauf guckt. Naja, ein preiswertes Angebot vor allem für kleine Engineering-Muster baust du halt nicht damit auf, dass jedes Projekt nochmal von einem Menschen reviewt wird (zumindest nicht zu europäischen Gehältern). Der Weg über Email ("Guckt da bitte mal drauf, irgendwas interpretiert eure Software falsch") geht auch bei denen, aber er wird länger brauchen. Wenn du einen Fehler bei denen vermutest, fände ich es auch dann fair, den zu melden, wenn du es in der Zwischenzeit lieber woanders bestellst – Fehler, von denen der Betreiber nichts erfährt, werden sehr wahrscheinlich nie abgestellt.
Hallo, Kurzes Update: Cyblord und Bauform B. haben beide absolut recht, es lag an meinen Daten und ich werde ab jetzt (vor allem bei neuen Prozessen wie dem 6-lagigen Pool oder wenn ich mal wieder gezwungen werde Tool zu wechseln) in Zukunft genauer hinschaun. Ich muss auch einräumen, die Render Garantie hält was sie verspricht, und gerade was die Vorschau der PCBs Betrifft lag diese soweit immer richtig (habe das Tool einst dafür verwendet herauszufinden wie man Langlöcher für USB Stecker korrekt in Eagle setzt). Der Support bei Aisler hat mir noch am gleichen Tag per Mail geantwortet und die Annahme, dass ich beim erstellen des CAM Jobs etwas schlampig war ist korrekt. Da es noch kein fertiges 6 lagen Template gab, habe ich kurzerhand selbst eines erstellt. Natürlich habe ich bei den Kupferlagen aufgepasst das diese auch korrekt auf inner/outer Layer (bzw die Layer Number) gesetzt sind und dann promt bei Solderpaste beide Lagen auf Top gestellt (ist beim erstellen Default... auch wenn die Files nun Paste Top und Paste Bottom getauft wurden, war das trotztem inkorrekt vom mir). Beide Files hat Aisler für das Top Stencil verwendet, stand ja auch so in den Files und ist damit sicher nicht falsch. Obwohl es mein Fehler war, wir aber das Stencil neu gefertigt und sollte bald bei mir eintreffen, damit ich endlich die 6-lagigen PCB testen kann. MfG, Markus
Benedikt M. schrieb: > Dasselbe (rechteckige) Design mehrfach in einem eigenen Panel zu > fertigen zu lassen würde aber preislich keinen Unterschied machen, da > nach den Fixkosten nach Fläche abgerechnet wird und man sich dann direkt > und kostenlos schöne Kanten fräsen lassen kann. Also wenn ich zwei Projekte hochlade und bestelle, weil ich nicht zwei Designs auf ein Projekt setzen darf, dann zahle ich doch pro Projekt jeweils eine Job Fee (nebenbei 3€ mehr als im letzten Jahr). Budget :moneybag: 2-Layer € 12.00 € 0.042 per cm2 Also macht es doch Sinn sich irgendwelche Mousebites reinzuplanen. Im Forum von Aisler hatte jemand geschrieben, es hätte funktioniert. Edit: Ah jetzt ja... Es ging ja um eine Mehrfachbestellung eines Designs, nicht um mehrere Designs auf einem Panel. Ja dann ists richtig, einfach die Anzahl erhöhen. Im anderen Fall Mousebites ausprobieren.
:
Bearbeitet durch User
Hat schon mal jemand erfolgreich Platinen aus National Instruments Ultiboard 11 bei Aisler fertigen lassen? Ich kriegs trotz etlicher Versuche nicht hin, daß die GRB-Dateien fehlerfrei bei Aisler ankommen. Die Aisler-Seite erkennt nicht mal die Platinenumrisse, geschweige denn sowas wie Bohrungen oder Durchkontaktierungen. Egal ob einzelne Dateien als .ZIP, passend umbenannt als .ZIP oder GRB-Composite (alle Lagen in einer Datei), es wird alles nichts. Aisler bietet irgend eine "UXCFG"-Datei für Exporteinstellungen an, damit kann Ultiboard aber scheinbar nichts anfangen und wenn man danach googelt, findet man exakt null Ergebnisse über diese Konfigurationsdateien oder wie man diese importieren soll. Bin mit meinem Latein am Ende. Kann mir jemand ein paar Tips geben was ich noch probieren soll oder soll ich besser gleich nach einem anderen Platinenfertiger suchen, der evtl. GRB-Composites verarbeiten kann?
Ben B. schrieb: > Hat schon mal jemand erfolgreich Platinen aus National Instruments > Ultiboard 11 bei Aisler fertigen lassen? hab kein Ultiboard aber geht das nicht was die da beschreiben? https://community.aisler.net/t/national-instruments-ultiboard/97
Leider nein. Wie ich schon geschrieben habe, mit der verlinkten Datei von Github kann ich nicht viel anfangen, keine Ahnung wie man die verwendet und keine Informationen auf Google dazu. Ich hab versucht, die Informationen aus dieser Datei manuell einzustellen, aber dann erkennt die Aisler-Webseite nicht mal die Lötpads. Naja mal sehen, vielleicht muss ich die mal anschreiben und um Hilfe bitten. Kann die Gerber-Dateien hier leider nicht hochladen weil es nicht mein Schaltplan ist.
so wie ich das verstehe muss die Datei in den Config Ordner. Beim Export kann die dann angewählt werden.
Wäre eine Möglichkeit. Weißt Du wie dieser Config-Ordner heißt?
Ben B. schrieb: > Weißt Du wie dieser Config-Ordner heißt? nicht wirklich, aber vieleicht kannst du den Ordner ja finden wenn du nach *.uxcfg suchst z.B mit Everything. Ich hab mir mal für PADS powerpcb ein skript gebastelt was Aisler kompatible Gerber Zips baut.
So, noch ein wenig getestet. Es gibt keine *.uxcfg-Dateien auf der Platte. Eigene Export-Konfiguration gespeichert, es gibt immer noch keine *.uxcfg-Datei auf der Platte, es gibt auch keine Datei mit dem Namen der eigenen Konfiguration. Das wird also irgendwie anders gespeichert, als Datei wäre wohl zu leicht gewesen. Also leider immer noch keine Ahnung, wie Aisler sich das vorgestellt hat. Was ich nun noch probieren könnte, eine kleine eigene Platine erstellen, weiß nicht, vielleicht 'ne 7805 Beschaltung oder weiß ich was - von dieser könnte ich aber die Dateien hier hochladen und vielleicht kann mir dann jemand Tips geben.
ich hab mir gestern mal das das Demo runtergeladen (14.??) da gibts diese *.uxcfg in einem \config Ordner. Deine Version muss das wohl anders machen.
Ich habe noch eine Version 11. Aber ich suche mal nach einem /config-Ordner. Danke Dir auf jeden Fall für die Mühe. Ich habe mal auf die Schnelle eine Platine für einen LM317 Spannungsregler zusammengeschmissen. Könnt ihr gerne zerreißen weil ich den Siebdruck beim Footprint des Steckers jetzt nicht ändern wollte oder spitze Winkel drin sind, die bei der Fertigung gerne Probleme machen wenn die Fotolacke nicht dort reinlaufen, darum ging es mir nicht. Ich wollte nur etwas haben, was ich hier hochladen darf, damit mir jemand sagen kann, wie ich das Aisler-tauglich kriege. Die Dateien im Zip-Ordner sind noch nicht umbenannt, wollte es erstmal so lassen wie Ultiboard 11 das ausgibt. Das alleinige Umbenennen der Dateien wie oben angeführt bringt leider nur die Verbesserung, daß die Aisler-Seite das Projekt öffnet, wo drauf aber praktisch nichts funktioniert. Ich kriege auch keine Dateien für die Bohrungen wie Aisler sie gerne haben will. So, zwei Fragen: 1. Aisler oder lieber wer anders, der mit den Dateien klarkommt? 2. Wenn nicht Aisler, Empfehlungen wer diese Dateien verarbeiten kann? Vielleicht noch eine dritte Frage: Gibt es sowas wie einen zuverlässigen Gerber-Konverter, bei dem man sich sicher sein kann, daß das Design nicht zerschossen wird wenn man das vorhandene Format evtl. in ein Aisler-freundliches konvertieren lässt?` Danke euch für Tips. Edit: Config-Ordner gefunden, da drin gibt's .ewcfg-Dateien. Okay, Aisler-Datei einmal als .uxcfg und einmal als .ewcfg da reingeschmissen, kann er nichts mit anfangen bzw. ich bekomme kein Einstellungsprofil, was ich auswählen könnte. Die Bohrungen möchte er gerne als .drl und .rep exportieren, nicht als pth/npth .nxp oder was Aisler da gerne hätte. Alles Kacke.
:
Bearbeitet durch User
Naja, neben den teils etwas schrägen Dateinamen, mit denen Aisler nichts anfangen kann, fällt mir folgendes auf: Bohrungen als Gerbers ist zumindest sehr ungewöhnlich, und Aisler scheint damit nichts anfangen zu können. Es gibt original keine saubere Lage mit einem Platinenumriss, weil in jeder der Lagen noch ein Haufen anderer Käse mit drin ist. Wenn ich aus der Umrisslage diesen Käse entferne, finden sie zumindest einen Umriss (und ignorieren dann den Käse aus den anderen Lagen). Ben B. schrieb: > Die Bohrungen möchte er gerne als .drl und .rep exportieren Das klingt aber zumindest besser als das, was du da oben hattest. Hier mal ein Zip mit umbenannten Dateinamen, die Aisler zumindest erkennt, bis eben auf die Bohrungen.
Angehängte Dateien:
-
lm317.png
48 KB
gerbv kann Bohrungen im Gerber-Format lesen und als Excellon exportieren, so wie Aisler das mag. Dann noch ein wenig aufgeräumt, so wie Jörg schrieb, und einige Lagen einfach weggelassen, ergibt ein neues zip...
:
Bearbeitet durch User
Bauform B. schrieb: > gerbv kann Bohrungen im Gerber-Format lesen und als Excellon > exportieren, so wie Aisler das mag. Ach, daran hatte ich vorhin gar nicht gedacht. Ja, den genannten "Käse" aus der Umrisslage hatte ich auch mit gerbv entfernt.
Ben B. schrieb: > Die Bohrungen möchte er gerne als .drl und .rep exportieren, nicht als > pth/npth .nxp oder was Aisler da gerne hätte. Alles Kacke. Ist das noch die alte Version? Egal, .drl hört sich sehr gut an, .rep ist wahrscheinlich nur eine Liste mit Werkzeugdurchmessern und Statistik. Das ist einen Versuch wert! Zusammengefasst: * Bohrungen als drl exportieren statt als Gerber * eine Datei nur mit dem Umriss und nichts als dem Umriss * Dateinamen ohne Leerzeichen und ohne Umlaute * Dateiendungen nach Aislers Wunschzettel Letzteres mag umständlich erscheinen, aber wie sonst soll der Computer oben und unten oder Bohrungen mit oder ohne Kupfer unterscheiden? Das geht mit Gerber nur so. Der Fehler ist nur, dass jedes Programm und jeder Hersteller eine eigene Konvention hat. Ben B. schrieb: > Vielleicht noch eine dritte Frage: Gibt es sowas wie einen zuverlässigen > Gerber-Konverter, bei dem man sich sicher sein kann, daß das Design > nicht zerschossen wird wenn man das vorhandene Format evtl. in ein > Aisler-freundliches konvertieren lässt? Das einzige, was wirklich konvertiert werden muss, sind die Bohrungen. Das entfällt hoffentlich mit der drl-Ausgabe. Den "Käse" außerhalb der Platine löscht man am besten an Quelle. Bleiben nur noch die Dateinamen und beim Umbenennen fallen die überflüssigen Dateien automatisch weg.
:
Bearbeitet durch User
Danke euch für eure Mühe, dann versuche ich es morgen nochmal mit dem echten Projekt. Meint ihr mit "Käse" sowas wie die Passmarken? Dann schaue ich, ob es irgendwo eine Option gibt, daß die nicht in die Lagen geschrieben werden. Kann aber sein, daß Ultiboard die immer mit reinschmeißt, beim Drucken sind die auch immer mit dabei. An Lagen hatte ich alles exportiert was da war und möglicherweise wichtig sein könnte. Ist Mist wenn man nicht richtig weiß, was wichtig ist und was nicht. Ich hänge spaßenshalber die .drl und .rep von der Platine nochmal hier dran, falls einer die noch sehen wollte. Und dann mal schauen wo ich gerbv her bekomme. Das kenne ich noch gar nicht, aber scheint ja gut zu sein. Das "echte" Projekt hat zwei non-plated Bohrungen (Befestigung der Platine an einem Kühlkörper), bin gespannt ob die dann auch korrekt übernommen werden.
Ben B. schrieb: > Danke euch für eure Mühe, dann versuche ich es morgen nochmal mit dem > echten Projekt. Wenn das nur eine Eintagsfliege ist, kann man auch das mit der Konvertierung / Modifikation via gerbv machen. Da du das nicht veröffentlichen willst, von mir aus können wir das gern auch privat auskaspern. Wenn es regelmäßig sein soll, sollte man natürlich besser einen passenden Prozess etablieren. > Meint ihr mit "Käse" sowas wie die Passmarken? Ja, die braucht kein Schwein. Außerdem sind da in allen Lagen noch solche "Eckenschoner" rundherum, wofür auch immer die gut sein sollen. Das beides zusammen hat den Aisler-Prozess jedenfalls dran gehindert, eine saubere Umrandung zu erkennen. Kannst ja einfach mal oben in das modifizierte Zipfile schauen. > An Lagen hatte ich alles exportiert was da war und möglicherweise > wichtig sein könnte. Ist Mist wenn man nicht richtig weiß, was wichtig > ist und was nicht. Naja, die Lötpastenlagen werden die wahrscheinlich auch kaum interessieren. Auch die Mechaniklagen waren nutzlos, und Bohrpläne braucht auch keiner. > Ich hänge spaßenshalber die .drl und .rep von der Platine nochmal hier > dran, falls einer die noch sehen wollte. Ja, das .drl ist eine Excellon-Datei. Wenn du willst, kannst du sie noch Aisler-mäßig in irgendwas .pth.drl oder .pth.txt umbenennen. Die .rep ist, wie schon vermutet worden ist, der "Report" für die Bohrwerkzeuge. Braucht keiner, die stehen am Anfang der Excellon-Datei eh schon drin. Du kannst da auch selbst reingucken, das sind alles Textdateien. ;-) > Und dann mal schauen wo ich > gerbv her bekomme. https://gerbv.github.io/ Ich vermute, dass du Windows nutzt – ich sehe da auch ein Windows-Logo. > Das "echte" Projekt hat zwei non-plated Bohrungen (Befestigung der > Platine an einem Kühlkörper), bin gespannt ob die dann auch korrekt > übernommen werden. Die sollten halt sinnvollerweise in einer separaten Datei .npth.txt rauskommen. Ggf. mit einem Texteditor aus der anderen Datei rausziehen und separat ablegen. Dass es funktioniert hat, kannst du ja wieder mit gerbv prüfen.
Ben B. schrieb: > Das "echte" Projekt hat zwei non-plated Bohrungen (Befestigung der > Platine an einem Kühlkörper), bin gespannt ob die dann auch korrekt > übernommen werden. In dem Fall erzeugt man gerne zwei getrennte .drl Dateien, eine für Bohrungen ohne Kupfer und eine mit Kupfer. Deine angehängte lm317_Copper_Top-Copper_Bottom.drl sieht richtig aus - für die durchkontaktierten Bohrungen, wie der Name schon sagt. Wenn Ultiboard solche Namen kennt, kann es auch die zweite für non-plated erzeugen, man muss das nur auswählen. Das Ausgabeformat soll INCH,2:4 sein. INCH stimmt schon, aber ich glaube, es ist jetzt 1:5. Das muss irgendwo in der Nähe von "Excellon" einstellbar sein. > Meint ihr mit "Käse" sowas wie die Passmarken? Dann schaue ich, > ob es irgendwo eine Option gibt, daß die nicht in die Lagen > geschrieben werden. Vermutlich reicht es, wenn die Datei Leiterplattenumriss.gbr aka lm317.boardoutline.ger "sauber" ist. > Und dann mal schauen wo ich gerbv her bekomme. Ja, das gehört in jeden Haushalt ;) Obwohl es ja so aussieht, als ob es auch ohne geht. https://github.com/gerbv/gerbv/releases oder https://gerbv.github.io/ Edit: zu langsam, mal wieder...
:
Bearbeitet durch User
Bauform B. schrieb: > Das Ausgabeformat soll INCH,2:4 sein. INCH stimmt schon, aber ich > glaube, es ist jetzt 1:5. Das muss irgendwo in der Nähe von "Excellon" > einstellbar sein. Bei Excellon wird die tatsächliche Variante im Dateikopf hinterlegt, sodass man kein "guesswork" betreiben muss wie bei Gerber. Daher ist das konkrete Format eigentlich nahezu egal. Ich habe mal in (meinem) obigen Zip die Gerberlage mit den Bohrdaten durch diese .rep ersetzt, die Bohrungen werden damit bei Aisler sauber erkannt. >> Meint ihr mit "Käse" sowas wie die Passmarken? Dann schaue ich, >> ob es irgendwo eine Option gibt, daß die nicht in die Lagen >> geschrieben werden. > > Vermutlich reicht es, wenn die Datei Leiterplattenumriss.gbr aka > lm317.boardoutline.ger "sauber" ist. Ja, genau so hatte ich das gemacht. Die Umrissdatei definiert dann die Außenkonturen des gesamten Projekts: was in den anderen Lagen übersteht, wird einfach ignoriert. (Man hat es ja oft, dass bspw. Steckerbinder noch Bestückungsdruck haben, man diese aber so am Rand der Platine platziert, dass der gar nicht mehr drauf passt.)
Dickes Danke und sorry nochmal für eure Mühe, aber Leiterplatten-Serienentwicklung ist nicht mein Kerngeschäft. Ich kann nur Programmierung, den Schaltplan dazu und wenn dann nötig, kann ich auch Leiterplatten zeichnen - aber von dem ganzen Gerber-Kram, der auf den ersten Blick nicht gerade ein Kompatibilitätswunder zu sein scheint, habe ich (noch?) wenig bis keine Ahnung. >> Und dann mal schauen wo ich gerbv her bekomme. > Ja, das gehört in jeden Haushalt ;) Alles klar, wird erledigt. Wieder ein neues Programm zum reinarbeiten. :) > Ich habe mal in (meinem) obigen Zip die Gerberlage > mit den Bohrdaten durch diese .rep ersetzt Durch die .drl, ging die unverändert durch oder muss man die noch irgendwie konvertieren? Aisler wollte ja eigentlich was anderes als .drl oder ist das beides wieder das Gleiche, nur mit anderer Dateiendung wie bei .gbr und .ger? > Das Ausgabeformat soll INCH,2:4 sein. INCH stimmt schon, aber ich > glaube, es ist jetzt 1:5. Das muss irgendwo in der Nähe von "Excellon" > einstellbar sein. Da widerspricht sich Aisler selbst ein wenig. Irgendwo steht, daß sie gerne 2:4 hätten, aber wenn man deren .uxcfg liest, steht da Integer="2" Decimal="5" Metric="0" drin, bedeutet für mich inch 2:5. > (Man hat es ja oft, dass bspw. Steckerbinder noch Bestückungsdruck > haben, man diese aber so am Rand der Platine platziert, dass der > gar nicht mehr drauf passt.) Ist bei der LM317 Testplatine auch so, der TO-220 LM317 ist absichtlich etwas näher am Außenrand platziert, damit es da keine Probleme gibt wenn jemand einen Kühlkörper dranschrauben will. Ich wollte etwas halbwegs sinnvolles posten, falls irgendwann mal jemand diese Platine findet und tatsächlich brauchen könnte, funktioniert sie wenigstens. > Wenn das nur eine Eintagsfliege ist, kann man auch das > mit der Konvertierung / Modifikation via gerbv machen. Erstmal ist es eine Eintagsfliege, aber man weiß bei sowas nie, wie lange das so bleibt. Totgesagte leben länger... > Da du das nicht veröffentlichen willst, von mir aus > können wir das gern auch privat auskaspern. Danke für das Angebot, wenn ich es nicht hinkriege, komme ich gerne drauf zurück. Veröffentlichen darf ich es leider nicht, es ist ein reverse-engineered Proprietärteil, welches nicht mehr hergestellt wird und nirgendwo mehr zu bekommen ist. Das Ding nachzubauen finde ich schon grenzwertig, aber man kann auch nicht verlangen, daß man nun die ganze teure Anlage wegschmeißen muss in der das Teil eingesetzt wurde, nur weil das Teil nicht mehr verkauft wird und so wie ich gehört habe, auch ziemlich gerne mal kaputtgeht. Haltbarer bauen wollte leider niemand (thermisch grenzwertig belastete TO-220 Transistoren durch stärkere TO-247 ersetzen) weil niemand weiß, ob das Ding dann noch in den ursprünglichen Spezifikationen liegt. > Wenn es regelmäßig sein soll, sollte man natürlich besser > einen passenden Prozess etablieren. Es ist eigentlich immer besser, einen passenden Prozess zu etablieren. Dieses Ultiboard scheint zwar langsam alt zu werden, so daß ich mich irgendwann nach einer neuen Version umschauen muss bzw. gleich auf ein anderes Programm umsatteln wenn sich die Bedienung stark verändert hat, aber ich bin damit ziemlich gut eingespielt und dann klebt man manchmal mehr an sowas als evtl. sinnvoll ist. >> Meint ihr mit "Käse" sowas wie die Passmarken? > Ja, die braucht kein Schwein. [..] Ich habe in den Optionen einen Punkt gefunden, wo man die Passmarken abschalten kann. Mal sehen was von dem Käse dann noch bleibt und was evtl. verschwindet, probiere ich nachher. > Kannst ja einfach mal oben in das modifizierte Zipfile schauen. Habe ich getan, muss aber dennoch eines alleine hinkriegen. :) > Naja, die Lötpastenlagen werden die wahrscheinlich auch kaum > interessieren. Aisler evtl. nicht, aber sie sollten damit die Stencils für den Bestücker herstellen können falls jemand die Platine durch einen Bestückungsautomaten schieben möchte. > Auch die Mechaniklagen waren nutzlos Das dachte ich mir fast, aber besser gleich die ganze Salami hochladen und nicht drip-feed ihre Scheibchen.
Ben B. schrieb: > … - aber von dem ganzen Gerber-Kram, der auf > den ersten Blick nicht gerade ein Kompatibilitätswunder zu sein scheint, > habe ich (noch?) wenig bis keine Ahnung. Naja, Gerber stammt aus der Fotoplotter-Ecke. Beim originalen (nun schon lange obsoleten) Gerber (RS-274-D) wurden noch Pads "geblitzt" und Linien gezeichnet, mit entsprechend unterschiedlich großen Blenden. Die Blenden waren mechanisch und wurden wohl in einer Art Revolversystem installiert, weshalb damals die Blendentabelle noch separat beigelegt wurde. Die Dateien beziehen sich dann nur auf die jeweilige Blendennummer. Mit den Laserbelichtern brauchte man keine Blenden mehr wechseln, und im Format RS-247-X schrieb man die Blendentabelle in den Dateikopf. Es gibt auch eine Info, ob die Daten metrisch oder zöllig sind, aber ob man die Nullen am Anfang oder am Ende der Ziffernfolge weggelassen hat und wieviele Nachkommastellen es gibt, kann man nur raten. RS-274-X2 bietet wohl eine Reihe mehr an Meta-Informationen. Back to topic: wenn die Daten im RS-274-X2 vorliegen, nimmt Aisler auch vorzugsweise deren Meta-Informationen. Excellon zur Ansteuerung der Bohr-Automaten ist ähnlich aufgebaut, aber der Dateikopf ist ein wenig mehr explizit, man muss weniger herum raten. >>> Und dann mal schauen wo ich gerbv her bekomme. >> Ja, das gehört in jeden Haushalt ;) > Alles klar, wird erledigt. Wieder ein neues Programm zum reinarbeiten. > :) Braucht nicht viel, ist recht simpel. Der wesentliche Vorteil ist, dass es eine komplett unabhängige Entwicklung ist, sodass man es gut zur Kontrolle der Daten benutzen kann, die andere produziert haben. >> Ich habe mal in (meinem) obigen Zip die Gerberlage >> mit den Bohrdaten durch diese .rep ersetzt > Durch die .drl, ging die unverändert durch oder muss man die noch > irgendwie konvertieren? Nichts konvertiert, so, wie du sie gepostet hast. > Aisler wollte ja eigentlich was anderes als .drl > oder ist das beides wieder das Gleiche, nur mit anderer Dateiendung wie > bei .gbr und .ger? Ich habe keine Ahnung, was deren Endung meint. Da aber Excellon der de-facto-Standard für Bohrdaten ist, akzeptieren sie den problemlos. Bei vielen CAM-Tools enden die Excellon-Dateinamen einfach in .txt. > Da widerspricht sich Aisler selbst ein wenig. Irgendwo steht, daß sie > gerne 2:4 hätten, aber wenn man deren .uxcfg liest, steht da Integer="2" > Decimal="5" Metric="0" drin, bedeutet für mich inch 2:5. Wie gesagt, bei Excellon steht das normalerweise sauber genug spezifiziert in der Datei drin, daher ist das konkrete Format nicht so ganz kritisch. Bei RS-274-X muss man viel Guesswork ansetzen.
So, dann erstmal ein dickes Danke an euch, jetzt habe ich zumindest erstmal ein .ZIP, welches bei Aisler sinnvolle Ergebnisse zeigt. Falls noch andere das gleiche Problem haben: 1. Die Passmarken in den Einstellungen bei Ultiboard abzuschalten entfernt sie vollständig von allen Layern, es ist dann kein Nachbearbeiten in Gerbv mehr erforderlich. Leider weiß man intuitiv nicht, daß der Fertigungsprozess an diesen scheitert. 2. Was die PTH/NPTH Bohrungen angeht, wenn man die NPTH mit einem Editor aus der .drl (oder .xln) herausschneidet und in einer neuen Datei speichert, muss man die Werkzeugnummern (T1, T2, T3, ...) manuell korrigieren. Bei mir waren die NPTH-Bohrungen mit T2. Wenn man das einfach so kopiert, stirbt die Aisler-Seite daran, entweder an der Lücke in den PTH-Werkzeugnummern oder an der fehlenden T1 in den NPTH-Werkzeugnummern. Das reicht auch aus, daß der Aisler-Prozess überhaupt kein brauchbares Ergebnis mehr liefert, heißt keine Lagen, kein Board-Inspektor, keine brauchbare Fehlermeldung, nur der Hilfeschrei nach dem Support. Hätte ich diese Webseite geschrieben, wäre mein letzter Gedanke wohl derer, wieso der Support ein Maschinengewehrnest im Flur errichtet hat und hämisch grinsend dahinter liegt. Apropos Support. Wenn das nun klappt, solltet ihr euch von Aisler einen Bonus auszahlen lassen, dafür daß ihr hier deren Arbeit gemacht habt. Nochmal großes Danke an euch.
Ben B. schrieb: > Was die PTH/NPTH Bohrungen angeht, wenn man die NPTH mit einem Editor > aus der .drl (oder .xln) herausschneidet und in einer neuen Datei > speichert, muss man die Werkzeugnummern (T1, T2, T3, ...) manuell > korrigieren. Bei mir waren die NPTH-Bohrungen mit T2. Wenn man das > einfach so kopiert, stirbt die Aisler-Seite daran, entweder an der Lücke > in den PTH-Werkzeugnummern oder an der fehlenden T1 in den > NPTH-Werkzeugnummern. Warum lässt du nicht einfach in beiden die gleichen Werkzeugdefinitionen drin? Sie werden doch wohl nicht drüber stolpern, wenn ein definiertes Werkzeug am Ende nicht benutzt wird in der Datei.
Weiß ich nicht, das müsste man ausprobieren. Es ist auch kein hoher Aufwand (solange man nicht 50 verschiedene Werkzeuge braucht), die NPTH-Bohrungen sind bei dem Projekt auch nur zwei Stück. Also die NPTH-Datei ist nur wenige Zeilen lang. Das Problem ist nicht, das schnell zu erledigen - man muss nur einfach wissen, daß die Aisler-Seite nicht schlau genug ist, solche Ungenauigkeiten nenne ich das mal automatisch zu korrigieren wenn sie das gerne streng linear definiert haben wollen oder eine Fehlermeldung zu liefern, mit der man etwas anfangen kann. So ein kleiner Fehler in den Bohrdaten reicht aus, um sofort überhaupt kein Ergebnis mehr zu erhalten. Also keine Lagen und ein Hinweis, daß es ein Problem mit den Bohrdaten gibt, sondern einfach nur geht nicht, wende dich an den Support wenn du noch Nerven dafür und Lust darauf hast. Gut, ganz so ehrlich waren sie nicht, aber das ist der Punkt, der mich ein wenig stört. Man bekommt einfach keine aussagekräftigen Fehlermeldungen, sondern Aisler geht bei einem ziemlich lockeren Prozess (Gerber/Excellon) fest davon aus, daß der Kunde schon wissen muss was er tut. Weiß er's nicht oder nicht genau genug, ist er ohne Hilfe des Supports sofort komplett aufgeschmissen. Möchte nicht wissen, wie viele Kunden Aisler deswegen schon an andere Fertiger verloren hat.
Ben B. schrieb: > oder eine Fehlermeldung zu liefern, mit der man etwas anfangen kann Dafür musst du das halt wirklich an deren Support melden. Ich müsste nachgucken, kann sein, dass die Excellon-Spec eine stetig aufsteigende Tool-Liste vorschreibt.
Jörg W. schrieb: > Ich müsste nachgucken, kann sein, dass die Excellon-Spec eine stetig > aufsteigende Tool-Liste vorschreibt. Nö, sie schreiben nichts dazu. Dann sollte der Parser natürlich auch beliebige Werkzeuglisten verstehen.
Kann sein, ich räume ja auch ein, daß es mein Fehler war. :)) Trotzdem wäre eine eindeutige Fehlermeldung nett gewesen, der Test auf diesen Fehler ist ja nun nicht sonderlich schwierig.
Ja, daher wirklich an den Support wenden. Dafür ist er da. ;-)
John P. schrieb: > Ich hätte gedacht: "Da sitzt jeman und guckt die Daten nochmal an. > Niemand wird quer durch die LP fräsen" Tja, dann darfst Du aber nicht an China Preise in DE denken. Aisler verwendet SW um die Tätigkeiten zu erledigen die sonst ein Mensch machen müsste, den wir aber nicht mit deutschen Lohn + Lohnnebenkosten bezahlen wollen. Der Chinese der bei JLCPCB die CAM Kontrolle macht, kostet ca. so viel wie die Stromkosten des Rechners der bei Aisler diese Arbeit erledigt. Aisler wenden sich gezielt an Private, mit max drei Stück und man bekommt sehr viel fürs Geld. Dafür macht man einen Teil der Kontrolle selbst und erlebt manchmal eben das die SW noch verbesserungswürdig ist. Bei Elecrow haben Menschen draufgeschaut. Hat rein garnichts geholfen. Die haben beidseitig weißen Lötstopp so reichlich gerakelt, das der durch die Vias gesifft ist und Pads verkleistert hat. Bei zwei zeitlich getrennten Aufträgen. 100% Ausschuss. Es ist aber keine Problem rundum Full Service in DE zu bekommen. Contag in Berlin z.B. Ist echt gut der Laden. Wenn man das bezahlen mag. Für das was Aisler für einen Auftrag nimmt, bekomme ich da Porto und Verpackung. Und auch wenn das hier echt unpopulär ist, finde ich den Gedanken irgendwie nett das meine PCBs in DE gefertigt werden, die Abwässer nicht ungeklärt in den Fluss gekippt werden und das Paket nicht über mehrere Zeitzonen unterwegs ist. So nett, das ich sogar mehr bezahle, denn auch ich verdiene mein Geld ja nicht in einem chinesischem Sweatshop.
Max M. schrieb: > mit max drei Stück Das hast du allerdings falsch verstanden. Die Produktion läuft halt als 3er-Platinenstapel, weil so viel auf einmal gebohrt wird. Daher kannst du nur in Vielfachen von 3 bestellen. (Diese Erläuterung stand irgendwo am Anfang das Threads. Erklärt auch, warum die Chinesen alles in Vielfachen von 5 anbieten: sie produzieren 6 und planen den Rest als Ausschuss oder überlierfern halt einfach. Mit weniger wollen sie sich nicht abgeben.)
Jörg W. schrieb: > falsch verstanden. Hatte ich tatsächlich. Da Aisler aber nur meine Prototypen macht, war das bisher auch okay so.
Hat jemand eine Ahnung, ob Aisler auch Alu-PCBs macht? 1,6 mm oder 1mm? Konnte so nichts finden...
Nö. Man kann halt nicht alles billig hierzulande im Pool fertigen, so groß ist die Basis an potenzieller Kundschaft auch nicht. Ich staune, dass es offenbar genügend Interessenten für 4 und 6 Lagen gibt.
Ich glaube das ist den Autoroutern geschuldet. Mehr Lagen bedeutet einfacher bzw. überhaupt erst möglich für den Autorouter.
Ben B. schrieb: > Ich glaube das ist den Autoroutern geschuldet. Nur von Autoroutern finanziert sich das nicht. Stimmt übrigens ansonsten (zumindest bein einem ordentlichen Router) überhaupt nicht: das Ergebnis ist zwar völlig unästhetisch, schlägt aber in der Packungsdichte jedes manuelle Routing. Aber das sollten wir woanders diskutieren – der Thread hier ist so schon lang genug.
Beitrag #7349803 wurde von einem Moderator gelöscht.
So, noch als Rückmeldung, Platinen sind angekommen und sehen auch erstmal so aus wie sie aussehen sollten. Nochmal danke für eure Hilfe! Und ob der Mist auch funktioniert seht ihr wenn die Sicherung explodiert.
Angehängte Dateien:
-
aisler.jpg
53 KB
Hallo, nachdem ich vor einer Weile mein erstes kleines Projekt über Aisler sehr zufrieden abgewickelt habe würde ich gerne mein Zweites (Projekt-Nr. RGSWTJCO) ausprobieren. Aber: Hochladen funktioniert, Processing auch noch, doch der Board-Inspektor in der Folge nicht mehr, der bleibt mit "Loading" hängen, siehe Screenshot. Übrigens, auch mein erstes Projekt, noch in der Sandbox, zeigt jetzt das gleiche Problem. Evtl. könnte es sein, dass meine Privacy-Schutzmaßnahmen ursächlich sind (Cookies für Aisler und Javascript sind allerdings aktiv), ich hoffe jedoch nicht, weil sonst kann ich mein Kundenkonto schon wieder löschen. Vielleicht gibt es ja eine einfache Lösung für das Problem? Danke und Gruß K.Achim
Hmm, ich bin ja auch recht zurückhaltend mit Javascript-Genehmigungen, aber meine Projekte lassen sich alle noch anzeigen.
Achim K. schrieb: > Evtl. könnte es sein, dass meine Privacy-Schutzmaßnahmen ursächlich sind > (Cookies für Aisler und Javascript sind allerdings aktiv) Der inspector lädt Javascript auch von cdn.aisler.net und außerhalb:
1 | <script defer data-domain="aisler.net" src="https://plausible.io/js/plausible.js"></script> |
Dann wird es an diesem plausible liegen, einer von diesen miesen Analytics-Systemen, die auf meiner schwarzen Liste stehen. Komisch ist nur, dass es beim erstenmal funktionierte. Ist dieser "Service" neu bei Aisler? Wenn das ohne nicht geht, bin ich schneller wieder da weg, als ich gekommen bin. Dabei habe ich mich u.A. für diesen (verhältnismäßig) teuren Dienst entschieden, weil mir keine versteckten Schweinereien aufgefallen waren.
Denke ich nicht. plausible.io steht bei mir im NoScript auf "untrusted", es funktioniert trotzdem.
Wenn auch nur die Hälfte der Eigenwerbung von plausible.io stimmt, ist das gerade ein Grund, bei Aisler zu bleiben. Mehr kann man doch nicht verlangen:
1 | Plausible Analytics | Simple, privacy-friendly Google Analytics alternative |
2 | |
3 | Plausible is privacy-friendly analytics. All the site measurement is |
4 | carried out absolutely anonymously. Cookies are not used and no personal |
5 | data is collected. There are no persistent identifiers. No cross-site |
6 | or cross-device tracking either. Your site data is not used for any |
7 | other purposes. All visitor data is exclusively processed with servers |
8 | owned and operated by European companies and it never leaves the EU. |
9 | |
10 | Plausible is open source analytics. Our source code is available and |
11 | accessible on GitHub so anyone can read it, inspect it and review it |
12 | to verify that our actions match with our words. We welcome feedback |
13 | and have a public roadmap. |
"privacy-friendly Google Analytics alternative" muahahaha =DDDD
Update: Es liegt nicht an plausible.io, das kann brav geblockt bleiben. Aisler benötigt allerdings WebGL, das ich aus anderen Gründen deaktiviert habe. Aber gut, ich habe kein Problem damit das für Aisler-Dienste temporär zu aktivieren. Was gegen WebGL spricht, siehe https://www.privacy-handbuch.de/handbuch_21n.htm (etwas runter scrollen) Gruß Achim
Kleine Info noch von unserer Seite zu dem Thema. 1) Was das Tracking angeht. Urspünglich (bis ca. 2019) haben wir Google Analytics verwendet, dies wurde dann aber aus offensichtlichen Gründen abgeschafft. Danach sind wir auf eine selbstbetriebene Piwik / Matomo Instanz gewechselt. Von den Möglichkeiten haben wir aber im Endeffekt nie Gebrauch gemacht, weshalb für meinen Geschmack selbst diese Alternative dann zu viele Daten gesammelt hat. Schlussendlich sind wir bei Plausible gelandet. Gründe waren u.A., dass die Server in Deutschland stehen und nur aggregierte Daten gespeichert werden. Wir können also nachvollziehen wie viele Personen in Summe die Seite besuchen aber keinen einzelnen Nutzer verfolgen. Was die restliche IT angeht sind wir recht stolz alles aus Deutschland und Frankreich zu betreiben und (abgesehen vom Zahlungsprovider) keine externen Dienste zu verwenden. Auch alle Partnerfirmen erhalten nur anonymisierte Daten. 2) Die neue Platinen / Bestückungsvorschau basiert auf WebGL. Dass man über dieses einen Fingerprint erstellen kann ist natürlich ungünstig, für die Komplexität der Grafik ist es aber leider die einzige Möglichkeit. Zum Teil haben wir sehr große Baugruppen mit mehreren hundert Bauteilen. Die vorherige SVG basierte Ansicht war dabei praktisch unbenutzbar. Nun ist es flüssig dank der Hardwarebeschleunigung. Mal ganz abgesehen von der 3D Unterstützung. Viele Grüße, Felix
:
Bearbeitet durch User
Frage zur 3D-Darstellung: wie kann man diese rotieren? Ich kann sie mit dem Scrollrad zoomen und mit der rechten Maustaste schieben, aber irgendwie aus der Standardlage drehen gelingt mir nicht. Ansonsten ist das ein cooles Feature, auch diese auseinander gezogenen Lagen.
Die Platinenansicht (unter dem Tab "Platine") lässt sich nicht rotieren. Dies war anfangs möglich, schlussendlich hat es aber mehr verwirrt als geholfen. Da die Ansicht ohne Perspektive dargestellt wird, ist rotieren auch gar nicht so einfach. Bei der Bestückungsansich (Tab "Bestückung") ist es anders. Dort kann mit Hilfe der STRG Taste die Platine gedreht werden. In der Ansicht ist auch eine Perspektive vorhanden.
:
Bearbeitet durch User
Felix P. schrieb: > Die vorherige SVG basierte Ansicht war dabei > praktisch unbenutzbar. Einen großen Vorteil hatte die SVG-Version: man konnte ein wirklich schönes SVG-Vorschaubild der Platine aus AISLER heraus exportieren. Das habe ich für Dokumentationen & Co. gelegentlich gerne gemacht.
Interessanter Punkt! Werde ich mal in das Entwickler-Meeting mitnehmen, eventuell können wir die SVG Ansicht genau für diesen Anwendungsfall wieder zurückbringen. Seit neuestem unterstützen wir übrigens auch den Import von ODB++ Dateien. Dabei werden neben den Platinendaten auch Stückliste, Netzliste und Bestückungsinformationen importiert. Abgesehen von der Pflege der Stückliste lässt sich so eine Bestückung innerhalb von Minuten bestellen. Noch etwas, seit Anfang der Woche unterstützen wir Würth Elektronik offiziell. Alle Bauteile lassen sich bei uns im Katalog mit Preis finden und bei Bestückungen verwenden. Schonmal ein schönes Wochenende, Felix
:
Bearbeitet durch User
Felix P. schrieb: > Werde ich mal in das Entwickler-Meeting mitnehmen, > eventuell können wir die SVG Ansicht genau für diesen Anwendungsfall > wieder zurückbringen. Vielen Dank!
Ich hab letzte Woche ein EAGLE 4-Layer design hochgeladen, das nur als 2 Layer erkannt wird und ich kann nicht herausfinden woran das liegt. Eine Anfrage an den Service, die Datei mal anzuschauen blieb leider unbeantwortet. So kann ich auch leider nichts bestellen :( Gibt es Euch überhaupt noch? Danke und Gruß, HNS
:
Bearbeitet durch User
Nikolaus S. schrieb: > Layer erkannt wird und ich kann nicht herausfinden woran das liegt Welche Innenlagen hast du 2 + 15 oder ein eigenes Setup
Thomas Z. schrieb: > Nikolaus S. schrieb: >> Layer erkannt wird und ich kann nicht herausfinden woran das liegt > > Welche Innenlagen hast du 2 + 15 oder ein eigenes Setup Ja, (1+2+15+16).
Nikolaus S. schrieb: > Thomas Z. schrieb: >> Nikolaus S. schrieb: >>> Layer erkannt wird und ich kann nicht herausfinden woran das liegt >> >> Welche Innenlagen hast du 2 + 15 oder ein eigenes Setup > > Ja, (1+2+15+16). Es sollte (1+2*15+16) heißen, gerade eben ausprobiert. Genau genommen ist das auch logisch und richtig. '*' steht für einen Kern aus massivem FR4 und '+' für z.B. 0.2mm dünne Schichten (prepregs), die auf den Kern "aufgeklebt" werden. Eine 1+2+15+16 könnte man kaum herstellen.
Bauform B. schrieb: > Nikolaus S. schrieb: >> Thomas Z. schrieb: >>> Nikolaus S. schrieb: >>>> Layer erkannt wird und ich kann nicht herausfinden woran das liegt >>> >>> Welche Innenlagen hast du 2 + 15 oder ein eigenes Setup >> >> Ja, (1+2+15+16). > > Es sollte (1+2*15+16) heißen, gerade eben ausprobiert. Ah, klar... Ja, das ist der entscheidende Unterschied. Danke! Hätte Aisler eigentlich mit einem Blick in die Datei (oder interne Fehlermeldungen) auch erkennen können... Wahrscheinlich war das irgendwann ein Tippfelher als die .dru erstellt wurde. Und vielleicht hat Aisler das früher einfach als 4-Layer akzeptiert (denn mit diesen .dru haben wir schon Leiterplatten bestellt). Vielleicht ist der Import jetzt kritischer geworden, aber er könnte durchaus einen Hinweis ausspucken (so wie bei Konturfehlern oder ähnlichem). @Felix: Antwort nicht mehr nötig - das Forum ist schneller. Danke, HNS
Wie kann es eigentlich sein, dass wenn ich 3 Platinen bestelle, die auch die Designrules mit zusätzlichem Aufschlag einhalten, nur eine funktionierende erhalte? Ich habe ja eigentlich für 3 Stück bezahlt oder bin ich da Luxus von JLC gewöhnt? Des Weiteren finde ich ja die Idee von den Smart Tests ganz okay, aber die defekten Platinen zu markieren sollte dabei ein Muss sein! Bei größeren Projekten sucht man sich sonst einen Wolf.
Design rules mit zusätzlichem Aufschlag? Was ist denn an den Platinen defekt? Nur nackte Platinen oder welche mit Bestückung?
Ben B. schrieb: > Design rules mit zusätzlichem Aufschlag? > > Was ist denn an den Platinen defekt? > > Nur nackte Platinen oder welche mit Bestückung? Bei einer hat sich ein THT Pad mit dem umliegendem Masse Polygon verbunden, bei der anderen sind zwei Leiterbahnen nicht durchgängig und haben sich auch mit dem Masse Polygon verbunden. Es handelt sich um unbestückte Platinen.
ohne die Layout Daten und Bilder kann dir hier niemand etwas dazu sagen. Das musst du mit Aisler klären. Aber generell kann dir das immer mal passiern, egal wo du deine LP fertigen lässt.
John P. schrieb: > Aber generell kann dir das immer mal passiern, egal wo du deine LP > fertigen lässt. Halt überall da wo kein 100% elektrischer Test gemacht wird. Wird bei JLCPCB aber gemacht.
Ich würde auch gerne das Design sehen, mich interessiert, was "zusätzlicher Aufschlag" bedeutet und ob evtl. design rules nicht eingehalten wurden. Ich habe selbst Platinen bei Aisler fertigen lassen - hatte wie man ein Stück weiter oben in diesem Thread lesen kann auch so meine Probleme mit der Webseite, die nicht von deren Support, sondern vom Forum gelöst wurden - und die waren funktionsfähig.
Cyblord -. schrieb: > John P. schrieb: >> Aber generell kann dir das immer mal passiern, egal wo du deine LP >> fertigen lässt. > > Halt überall da wo kein 100% elektrischer Test gemacht wird. Wird bei > JLCPCB aber gemacht. 100% elektrischer Test heißt typischerweise aber nur 100% der Signale werden auf Durchgang getestet. Nicht 100% der Signale werden gegen 100% aller anderen Signale auf Kurzschluss getestet. Matthias
Μαtthias W. schrieb: > 100% elektrischer Test heißt typischerweise aber nur 100% der Signale > werden auf Durchgang getestet. Nicht 100% der Signale werden gegen 100% > aller anderen Signale auf Kurzschluss getestet. Richtig. Allerdings lese ich: > bei der anderen sind zwei Leiterbahnen nicht durchgängig
Marcel T. schrieb: > Bei einer hat sich ein THT Pad mit dem umliegendem Masse Polygon > verbunden, bei der anderen sind zwei Leiterbahnen nicht durchgängig und > haben sich auch mit dem Masse Polygon verbunden. Es handelt sich um > unbestückte Platinen. ich bin mit 0.2mm Abstand und 0.2mm Poligon Strichstärke immer gut bei Aisler gefahren. Keinerlei Ausfälle. Es gab mal mit einer Kidad Version und 8eck pads ein Problem da waren dann aber alle 8eck Pads am Poligon dran, die Details bekomme ich aber nicht mehr zusammen, ich bin kein Kicad user. Ansonsten: wenn du hier Hilfe willst must du was zeigen, Felix war schon lange nicht mehr hier. Alternativ halt den Aisler Support fragen warum das so ist wie es ist.
Thomas Z. schrieb: > Alternativ halt den Aisler Support fragen Hat er doch Nikolaus S. schrieb: > Eine Anfrage an den Service, die Datei mal anzuschauen blieb leider > unbeantwortet Deutsche Servicewüste. Seit den jlcpcb in unter 1 Wiche liefern kann, macht es noch weniger Sinn in Deutschland zum höheren Preis schlechtere Qualität ohne Support zu kaufen. Die Arroganz der Firmen die behaupten bessere Qualität und ganz besonders Kundennähe wäre auch mehr Geld wert stellt sich bei genauerem Hinsehen immer als platte Werbelüge heraus. China hat uns in allem weit überholt.
Michael B. schrieb: > China hat uns in allem weit überholt. Vor allem bei der Wiedereinführung der Sklaverei.
H. H. schrieb: > Michael B. schrieb: >> China hat uns in allem weit überholt. > > Vor allem bei der Wiedereinführung der Sklaverei. Na ja, (römische) Sklaven hatten wenigstens austeichend Kost & Logis bekommen und waren mit 40 frei, so human ist der Kapitalismus nicht, der solche Hungerlöhne zahlt, dass das Amt sie Aufstocken muss um wenigstens H4 Niveau zu erreichen. Wobei die Chinesen aus meiner Branche inzwischen mehr verdienen als ich damals, nicht ohne Grund siedeln (Tesla, Intel, chinesische Longi) Konzerne in Deutschland an weil hier die Löhne so schön niedrig gegenüber Shanghai, Shenzhen, USA, Irland, Niederlanden, Dänemark etc. sind.
Na mit Geschwindigkeit hat sich Aisler bei meinem Projekt auch nicht bekleckert. Ich war so naiv, nicht die Premium-Express-Lieferung zu bezahlen, als Strafe dafür hat man sich mit der Bearbeitung auch wirklich über eine Woche Zeit gelassen, also die Zeitspanne offensichtlich mit Absicht bis auf den letzten Tag ausgesessen. Auch eine Form von Marketing.
Michael B. schrieb: > Thomas Z. schrieb: >> Alternativ halt den Aisler Support fragen > > Hat er doch > > Nikolaus S. schrieb: >> Eine Anfrage an den Service, die Datei mal anzuschauen blieb leider >> unbeantwortet hat er nicht .... zumindest hat Marcel nichts davon geschrieben. Im Prinzip hast aber aber recht. Aisler bietet nur vorgefertigte Supportformulare an. Diese sind im übrigen auch schwer zu finden. Mangelhafter, unzuverlässiger und langsamer Support war ja schon von Anfang an ein Problem bei Aisler. Felix hat da schon öfters auch hier Verbesserungen versprochen, passiert ist wenig. Am besten funktioniert es m.M. nach wenn man das Feedback Formular benutzt. Dieses Postfach scheint öfters gelesen zu werden. Die Chance durchzudringen ist da am größten. Ist halt ne reine Softwarebude.
Thomas Z. schrieb: > Felix war schon lange > nicht mehr hier. Guten Morgen! Ich bin noch regelmäßig hier und lese auch mit, will aber eigentlich verhindern, dass dieser Thread hier zum zusätzlichen Supportkanal verkommt. Wir haben mittlerweile ein gut ausgestattetes Support-Team, welches besser reagiert, als ich es hier leisten kann. Ausserdem haben wir viel Liebe in die Community Seiten gesteckt um auch dort nochmal Hilfe zu beliebten Themen zu geben. Einzig auf die Sackgasse felix@ will ich nochmal hinweisen, das war eine Sünde der Vergangenheit, welche wir schon lange versuchen zu beseitigen, die aber immer noch verwendet wird. Ben B. schrieb: > Na mit Geschwindigkeit hat sich Aisler bei meinem Projekt auch nicht > bekleckert. Ich war so naiv, nicht die Premium-Express-Lieferung zu > bezahlen, als Strafe dafür hat man sich mit der Bearbeitung auch > wirklich über eine Woche Zeit gelassen, also die Zeitspanne > offensichtlich mit Absicht bis auf den letzten Tag ausgesessen. Auch > eine Form von Marketing. Wenn der Budget Dienst bestellt wird, kann es sein, dass der Auftrag erstmal ein paar Tage "rumliegt" und dann sofort im Blitz gefertigt wird. Die Hauptsache ist für uns, dass der kommunizierte Liefertermin eingehalten wird. Kleiner Nebeneffekt bei diesem Vorgehen ist, dass das Projekt bis zum schlussendlichen Fertigungszeitpunkt dann noch kostenfrei aktualisiert werden kann. Sollte also noch ein Fehler auffallen, ist dies kein Problem. Oder geht es wirklich um die Lieferung bei der Frage? Thomas Z. schrieb: > Ist halt ne reine Softwarebude. Alle verlangen Automatisierung, wir machen Automatisierungen. Daher sehe ich das mal als Lob an. Viele Grüße, Felix
Hallo uC-Community, da es so gut zum Thema des ersten Beitrages in dieses Thread passt, nochmal ein Update zu dem Blitz Angebot. Wenn eine Versandart von DHL verwendet wird, werden Blitz Bestellungen nun innerhalb eines Tages gefertigt und schon am nächsten Tag verschickt. Konkretes Beispiel, Sonntagabend bestellt, Dienstag ausgeliefert. So lassen sich innerhalb einer Woche zwei Iterationen drehen da die Zustellung innerhalb von Deutschland in der Regel am nächsten Werktag erfolgt. Den Basispreis konnten wir auch nochmal reduzieren, drei 5cmx5cm Platinen kosten jetzt 23,57€ inkl. Versand und inkl. Mwst. Viele Grüße, Felix PS: Da es hier öfters Thema war, eventuell defekte Platinen werden mittlerweile, wie woanders auch üblich, markiert. Und Langlöcher sind auch kein Problem mehr.
:
Bearbeitet durch User
Fairerweise sollte man dazu anmerken, daß Blitzbestellungen bei Aisler leider praktisch Pflicht sind. Ansonsten erhält man soweit ich mich erinnere einen Hinweis, daß die Fertigung "normaler" Aufträge "bis zu" 10 Tage oder so dauern kann und bei meiner Bestellung hat sich Aisler auch ganz genau diese 10 Tage Zeit gelassen - fühlt sich so an, als würde man absichtlich für eine Weichkochperiode aufs Abstellgleis geschoben wenn man sich traut, die normale Bestellform zu verwenden. Sorry, aber seit dem seid ihr bei mir in Sachen Schnelligkeit unten durch, da retten auch noch schnellere Blitzbestellungen nichts wenn das bei Euch die Regel ist.
Ben B. schrieb: > daß die Fertigung "normaler" Aufträge "bis zu" > 10 Tage oder so dauern kann und bei meiner Bestellung hat sich Aisler > auch ganz genau diese 10 Tage Zeit gelassen - Dann hat Aisler doch exakt die eigene Zusage eingehalten. Worin besteht also das Problem? > fühlt sich so an, als > würde man absichtlich für eine Weichkochperiode aufs Abstellgleis > geschoben wenn man sich traut, die normale Bestellform zu verwenden. Das ist doch keine "Weichkochperiode", da es ja nicht darum geht, irgendeine nicht vereinbarte Leistung durchzudrücken. Ich hatte es vor langer Zeit auch einmal bei einem Leiterplattenhersteller (Brockstedt) erlebt, dass mir mitgeteilt wurde, dass die Leiterplatten hergestellt worden seien und ich sie am übernächsten Tag oder so abholen könne. Das war (für damalige Verhältnisse) ein Leiterplattenschnelldienst, der für jeden Tag Lieferzeitverkürzung wirklich saftige Aufpreise verlangte. > Sorry, aber seit dem seid ihr bei mir in Sachen Schnelligkeit unten > durch, da retten auch noch schnellere Blitzbestellungen nichts wenn das > bei Euch die Regel ist. Angenommen, Aisler würde z.B. dreimal die Standardbestellungen schon nach sechs Tagen liefern und die vierte erst nach acht Tagen. Dann gäbe es doch auch ein großes Geschrei, weil Du als "Stammkunde" so schlecht behandelt würdest. Als Lieferant handelt man sich nur Nachteile ein, wenn man bei Angeboten mit unterschiedlichen Lieferzeitstaffeln schon vorzeitig liefert und sich damit das eigene Geschäftsmodell zerstört.
Nö, wenn sie sich 8 oder auch 9 Tage Zeit gelassen hätten, bei einem Neukunden mit einem eher kleinen Auftrag, dann wäre das für mich absolut in Ordnung gewesen. Dann war da wohl scheinbar wirklich viel zu tun und ja, nicht so schön, aber dann ists okay wenn ich "bis zu" 10 Tage abwarten muss. Aber exakt 10,000 von 10 Tagen fühlt sich an wie "Ab mit dir in die Schäm-Dich-Ecke, dafür, daß du es gewagt hast, nicht die Blitz-Option zu wählen!" Hat einfach einen üblen Nachgeschmack. Ich muss das mal probieren, aber JLCPCB oder wie die ganzen chinesischen Anbieter heißen mögen, hätten das trotz des dann wirklich verdammt weiten Versandweges bestimmt schneller hinbekommen. Da hätte man eher das Pech haben können, daß die Platinen erstmal 'ne Woche beim deutschen Zoll kleben bleiben - aber dafür kann der Chinese nichts.
Ben B. schrieb: > Hat einfach einen üblen Nachgeschmack. Kunden wie Dich, die eingehaltene Lieferfristen negativ auslegen, anstatt sie zu loben, braucht kein Mensch.
Vielleicht noch dazu: > Als Lieferant handelt man sich nur Nachteile ein, wenn man bei > Angeboten mit unterschiedlichen Lieferzeitstaffeln schon vorzeitig > liefert und sich damit das eigene Geschäftsmodell zerstört. Vielleicht ist das so und vielleicht hast Du damit Recht. Aber dann sollte man nicht schreiben "bis zu 10 Tagen" sondern "Lieferzeit exakt 10 Tage", dann weiß der Kunde woran er ist und meckert auch nicht rum (zumindest nicht wegen der Lieferzeit). Und ich finde es auch ein wenig fragwürdig wenn ein relativ großer Hersteller es zu einem wesentlichen Teil seines Geschäftsmodells macht, den Kunden zu aufpreispflichtigen "Sonderleistungen" zu drängen. Geht es dem wirklich so dreckig, daß er auf sowas angewiesen ist? > Kunden wie Dich, die eingehaltene Lieferfristen negativ auslegen, > anstatt sie zu loben, braucht kein Mensch. Auch sowas kann man Kundensupport nennen, mein nächster Auftrag geht dann an die Chinesen und der könnte durchaus etwas größer und regelmäßiger werden, da ein guter Freund von mir gerade ein großes Stück mit seiner Bestückungsfirma wächst. Da ist jetzt schon alles voll mit chinesischen Platinen und wenn ich mir solche Kommentare anschaue, wird's wohl einen Grund dafür geben. Danke für die Aufklärung - wie dumm muss ich gewesen sein, mit Aisler einen europäischen Lieferanten ausprobiert zu haben!
Ben B. schrieb: > Danke für die Aufklärung - wie dumm > muss ich gewesen sein Gerne. Das hast du richtig erkannt.
Mahlzeit! Was mache ich falsch, wenn bei hochgeladenen Boards aus Eagle 7.6.0 zwar Bauteilnamen, aber keine Bauteilwerte in der (ansonsten guten!) Boardansicht auftauchen? Ich könnte die Beschriftung auf der einseitigen Platine mittels Top-Layer in Kupfer machen lassen, aber das muß ja auch anders gehen…
Also die Layer 21 und 25 sind zu sehen und du möchtest zusätzlich den Layer 27? Also die Values von allen Bauteilen? Dann machst du nichts falsch. Das ist normal, Aisler druckt immer (nur) 21 und 25. Du müsstest ganz raus zoomen, alle Layer ausschalten, nur 27 einschalten, alles als Gruppe markieren und mit Change Layer alle Values auf den Layer 21 oder 25 verschieben. Das alles am besten in einer Kopie vom Board, weil es sich nur sehr mühsam rückgängig machen läßt. Aber wer hat soviel Platz? Ich hab' schon Mühe, die Namen lesbar zu platzieren.
Angehängte Dateien:
Bauform B. schrieb: > Aisler druckt immer (nur) 21 und 25. Das ist der gesuchte Hinweis. Danke! > Du müsstest ganz raus zoomen, alle Layer ausschalten, nur 27 > einschalten, alles als Gruppe markieren und mit Change Layer alle Values > auf den Layer 21 oder 25 verschieben. Das hätte ich wie oben geschrieben aufs Top Kupferlayer gemacht, die Webseite nörgelt sowieso weil zuwenig Kupfer drauf ist. Ich bin es aus meiner Ausbildung gewohnt keinen Autorouter zu benutzen, sondern ins Platinenlayout mindestens soviel Zeit zu investieren wie in Schaltplan und Simulation. Ergebnis sind dann öfter mal einseitige Platinen Top-Layer, aber statt Masseflächen öfter mal eine Versorgungsspannungsfläche oder sowas. > Aber wer hat soviel Platz? Ich hab' schon > Mühe, die Namen lesbar zu platzieren. Mein geistiges Auge arbeitet ausschließlich mit bedrahteten Bauteilen, da gehen mehr Leiterbahnen zwischen den Beinen durch. Das Hühnerfutter kann ich jetzt im Ruhestand auch nicht mehr löten, da gehe ich höchstens zu reparaturzwecken mal dran. Nen drittel eines Logikprüfstifts happich mal als Beispiel angefügt, da ist der V+ die obere Fläche und V- die untere, schnitt geht mittig durch alle 741er.
Edith geht nicht mehr, daher: Bottom-Layer natürlich bei einseitigen Platinen in THT.
Ben B. schrieb: > Ich war so naiv, nicht die Premium-Express-Lieferung zu bezahlen, als > Strafe dafür hat man sich mit der Bearbeitung auch wirklich über eine > Woche Zeit gelassen, also die Zeitspanne offensichtlich mit Absicht bis > auf den letzten Tag ausgesessen Spitzenwerte für die Lieferzeit über die letzten Feiertage. Am 14.12. bestellt, am 8.1. versandt :( Mit Ausführung, Preis und Kompatibilität zu Eagle bin ich top zufrieden, nur die ENIG Goldbeschichtung ist bei Aisler quasi nur angedeutet. Aufgefallen ist mir noch daß die reale Größe von "proportional" Cu- Beschriftung nicht mit der Ansicht übereinstimmt, ein "Vektor"Font passt.
:
Bearbeitet durch User
Hallo Gerhard, der letzte Fertigungstag vergangenes Jahr war der 21.12 und der erste Arbeitstag der 8.1, das ist natürlich ein langer Zeitraum, sollte aber auch entsprechend beim Liefertermin kommuniziert gewesen sein. Magst du "ENIG nur angedeutet" noch was genauer beschreiben? Oder gibt es eventuell ein Foto? Die Nickel- und Gold-Schichten haben eigentlich sehr eng spezifizierte Grenzwerte. Oder wurde gar kein Nickel Gold abgeschieden? Viele Grüße Felix
Gerhard H. schrieb: > Aufgefallen ist mir noch daß die reale Größe von "proportional" Cu- > Beschriftung nicht mit der Ansicht übereinstimmt, ein "Vektor"Font > passt. Eagle "proportional" kann nicht funktionieren. Warum gibt es wohl eine fette Warnung, wenn man "Always vector font" abschalten will? Das Handbuch schreibt:
1 | Die Option "Immer VektorSchrift" zeigt und druckt alle Texte im VektorFont, |
2 | unabhängig vom ursprünglich verwendeten Font. Nur beim VektorFont kann |
3 | garantiert werden, dass die Darstellung im EditorFenster exakt der Ausgabe |
4 | über einen Drucker oder bei der Erstellung von Fertigungsdaten mit dem |
5 | CAMProzessor entspricht. Alle anderen Fonts sind von Systemeinstellungen |
6 | abhängig, die EAGLE nicht beeinflussen kann. |
Vor allem sind diese Systemeinstellungen lokal und bei Aisler wahrscheinlich nicht identisch.
Bauform B. schrieb: > Vor allem sind diese Systemeinstellungen lokal und bei Aisler > wahrscheinlich nicht identisch. Ein weiterer Grund warum man IMMER NUR Gerber liefern sollte und keine Projektdateien oder sonst was. Weil alles andere nicht einheitlich dargestellt wird.
:
Bearbeitet durch User
Bauform B. schrieb: > Das Handbuch schreibt Danke für den Hinweis. Da habe ich zuviel von WYSIWYG erwartet. Irgend eine weitere Unstimmigkeit ist mir diesbezüglich mit Eagle-Vorlagen bei verschiedenen Fertigern bzw. speziell bei Aisler aber noch nicht aufgefallen. Es sind allerdings nur vergleichsweise einfache, zweilagige Designs. Felix P. schrieb: > Magst du "ENIG nur angedeutet" noch was genauer beschreiben? Oder gibt > es eventuell ein Foto? Die Nickel- und Gold-Schichten haben eigentlich > sehr eng spezifizierte Grenzwerte Der Vergleich den ich mit einem anderen, teureren Fertiger habe ist zumindest augenfällig. Welche Spezifikationen hier ggf. zugrundeliegen habe ich mir noch nicht angeschaut.
:
Bearbeitet durch User
Und noch eine Meldung am Rande: Der Eigentümer von Aisler wechselt, vorbehaltlich der Zustimmung durch die Kartellbehörden, durch die Fusion von Katek mit und zu Kontron. Mögen die PCB Preise in Frieden bleiben...
:
Bearbeitet durch User
Hallo Gerhard. Gerhard H. schrieb: > Der Eigentümer von Aisler wechselt, > vorbehaltlich der Zustimmung durch die Kartellbehörden, durch die Fusion > von Katek mit und zu Kontron. Staun Die Welt ist klein. Nun ist also "Felix" mein Kollege im weitesten Sinne. > Mögen die PCB Preise in Frieden bleiben... Naja, da sind ja noch die Konkurenten in Asien... Mit freundlichem Gruß: Bernd Wiebus alias dl1eic http://www.l02.de
Cyblord -. schrieb: > Bauform B. schrieb: >> Vor allem sind diese Systemeinstellungen lokal und bei Aisler >> wahrscheinlich nicht identisch. > > Ein weiterer Grund warum man IMMER NUR Gerber liefern sollte und keine > Projektdateien oder sonst was. Weil alles andere nicht einheitlich > dargestellt wird. Mit Gerber gibt es bei Aisler aber keine E-Test...
:
Bearbeitet durch User
Ist halt Darwin bei der Arbeit. So wie .pdf ja, aber ohne bunt. gerhard
Egal ob Katek oder Kontron, die Preise bleiben, wie sie sind. Schlussendlich sitze ich auch noch mit im Boot. Und ich sehe eher noch Potenzial für eine Korrektur nach unten statt oben. Generell bin ich froh, dass wir die Preise bis auf eine Erhöhung des Fixbetrages von 6 auf nun 10 Euro Anfang des letzten Jahres komplett halten konnten.
Uwe B. schrieb: > Mit Gerber gibt es bei Aisler aber keine E-Test... Scheint dann ein Aisler Problem zu sein. Gut dass ich da nichts kaufe. Überall sonst bekommt man natürlich E-Test mit Gerber.
Uwe B. schrieb: > Mit Gerber gibt es bei Aisler aber keine E-Test... Aus Gerber Daten für den E-Test zu erzeugen ist aber auch nur eine Notlösung für Leute, die keine Netzliste mitliefern können (z.B. weil sie Eagle benutzen). Gerber als Lösung für das Eagle-Font-Problem ist völlig utopisch. Wenn Eagle Gerber mit dem proportional Font erzeugen soll, müsste der CAM-Prozessor TrueType o.ä. sprechen. Und er müsste statt Bitmaps mit Graustufen Polygone erzeugen und dabei die minimalen Strukturbreiten für die Fertigung einhalten. Ob die Fonts dafür wohl geeignete Hints liefern? Hinterher gibt es trotzdem Tränen, weil zwar die Textbreite stimmt, aber die Schrift ganz anders aussieht als auf dem Bildschirm. Und bei der nächsten Revision gibt es Kurzschlüsse, weil inzwischen ein anderer Desktop-Font eingestellt wurde.
J. S. schrieb: > wozu denn noch Gerber wo es doch schon lange ODB++ gibt? Was soll der Vorteil daran sein? Umsteigen um des Neuen willen?
Cyblord -. schrieb: > Was soll der Vorteil daran sein? Umsteigen um des Neuen willen? du arbeitest noch mit Win 3.1 oder Linux 0.99?
J. S. schrieb: > Cyblord -. schrieb: >> Was soll der Vorteil daran sein? Umsteigen um des Neuen willen? > > du arbeitest noch mit Win 3.1 oder Linux 0.99? Nun ich kann dir viele Vorteile von z.B. Win 10 ggü Win 3.1 nennen. Darum ist deine Gegenfrage dämlich. Beantworte doch einfach die Frage.
Lesbare ASCII Daten, Netzlisten und Fonts sind in der Definition drin sowie weitere Fertigungsdaten. Eine Datei statt mehrere usw. Meine Letzte Bestellung Anfang des Jahres bei Aisler hat damit jedenfalls problemlos funktioniert.
Cyblord -. schrieb: > J. S. schrieb: >> wozu denn noch Gerber wo es doch schon lange ODB++ gibt? > > Was soll der Vorteil daran sein? Umsteigen um des Neuen willen? Cyblord -. schrieb: > Scheint dann ein Aisler Problem zu sein. Gut dass ich da nichts kaufe. Gut, dass ich meinen Lieferanten nicht mit solchen Kunden teilen muss ;)
Hallo J. S. J. S. schrieb: > du arbeitest noch mit Win 3.1 oder Linux 0.99? ODB++ ist/war eine Sonderlösung für bestimmte Firmen. Mit Kompatibilitätsproblemen weil nicht offen und viel zu kompliziert. Nach eigener Erfahrung und von Platinenfertigern. Die sinnvollen Zusatzinformationen können auch in moderneren Gerber Versionen untergebracht werden. Siehe Gerber X2/X3 vom August 2023. Wie das aktuell mit ODB++ aussieht, keine Ahnung. Mit freundlichem Gruß: Bernd Wiebus alias dl1eic http://www.l02.de
Bauform B. schrieb: > Gerber als Lösung für das Eagle-Font-Problem ist völlig utopisch. Wenn > Eagle Gerber mit dem proportional Font erzeugen soll, müsste der > CAM-Prozessor TrueType o.ä. sprechen. Und er müsste statt Bitmaps mit > Graustufen Polygone erzeugen und dabei die minimalen Strukturbreiten für > die Fertigung einhalten. Ob die Fonts dafür wohl geeignete Hints > liefern? Das ist dann ein reines Benutzer- bzw. Eagle Problem, wie die Gerber Daten korrekt aus dem Projekt erzeugt werden. Aber man kann zumindest am Ende die Gerber Daten als finale Daten reviewen und muss die Umwandlung nicht dem Dienstleister überlassen. > Aus Gerber Daten für den E-Test zu erzeugen ist aber auch nur eine > Notlösung für Leute, die keine Netzliste mitliefern können (z.B. weil > sie Eagle benutzen). Naja Notlösung. Schau dir die Welt der PCB Fertiger an. Praktisch jeder bietet 100% E-Test an. Ohne auf eine Netzliste zu bestehen. Das ist heute eher ganz normal.
:
Bearbeitet durch User
Angehängte Dateien:
-
LightController.jpg
420 KB
kurzes googlen liefert mir die ODB++ Spec als 500+ Seiten PDF auf odbplusplus.com. https://odbplusplus.com/design/ unter Resources/Documentation Gerber ist afaik auch nur ein de-facto Standard weil das mal die gebräuchlichen Maschinen zur Fertigung waren. Nochmal nachgesehen, hier war der nur der Standard Font drin, passte jedenfalls.
:
Bearbeitet durch User
J. S. schrieb: > kurzes googlen liefert mir die ODB++ Spec als 500+ Seiten PDF auf > odbplusplus.com. > https://odbplusplus.com/design/ unter Resources/Documentation Am Ende zählt die Unterstützung durch populäre CAE Tools und der Fertiger. Und wie gut die Kompatibilität untereinander ist. Trotzdem braucht es immer einen guten Grund, einen Schmerz, um hier umzusteigen. Oder einen riesen Vorteil. > Gerber ist afaik auch nur ein de-facto Standard weil das mal die > gebräuchlichen Maschinen zur Fertigung waren. Auf jeden Fall. Aber ein Standard der gut unterstützt wird. Und recht simpel ist.
Hallo J. S. J. S. schrieb: > kurzes googlen liefert mir die ODB++ Spec als 500+ Seiten PDF auf > odbplusplus.com. > https://odbplusplus.com/design/ unter Resources/Documentation Danke. Wie lange ist das schon so offen? Das könnte der Grund sein, das KiCad irgendwann bei Version 8 oder so ODB++ Export anbieten möchte. Vor ein paar Jahren war da kaum etwas zu finden. > Gerber ist afaik auch nur ein de-facto Standard weil das mal die > gebräuchlichen Maschinen zur Fertigung waren. Richtig. Mit freundlichem Gruß: Bernd Wiebus alias dl1eic http://www.l02.de
:
Bearbeitet durch User
Wir probieren eben gerne neues aus und hinterfragen bestehende Prozesse! Und im Fall der E-Test hatten wir den Eindruck, dass die aktuelle Lösung nicht optimal ist. Wie wild ist es denn bitte, dass aus der CAD-Anwendung, welche alle Informationen enthält, Dateien exportieren werden, welche einen viel geringeren Informationsgehalt haben um daraus dann die eigentlich vorhandenen Informationen wieder abzuleiten? Hinzukommt, dass dieser Prozess auf der Seite des Fertigers eine absolute Blackbox ist. Unsere Lösung ist es, dass wir die Netzliste aus der CAD-Anwendung nehmen, diese gegen das von uns erkannte Leiterbild abgleichen und dann nach der Fertigung nochmal gegen die Leiterplatte prüfen. So lässt sich erstmal erkennen, ob die Daten richtig interpretiert wurden. Sollte es dabei einen Fehler geben, wird dieser schon vor der Bestellung angezeigt. Nach der Fertigung kann man so auch sichergehen, dass die Leiterplatten definitiv der eigenen Netzliste entsprechen. Als Dateiformat bevorzugen wir, wenn möglich, ODB++ da es wirklich sehr viele Daten gut strukturiert enthält. Da ODB++ von der IPC in Form der IPC 2581 weiterentwickelt wird, ist meine Einschätzung, dass IPC 2581 über Gerber X2 "siegen" wird. Im Fall von EAGLE und KiCad verwenden wir zum Austausch die "klassische" IPC 356 Netzliste.
Cyblord -. schrieb: > Trotzdem braucht es immer einen guten Grund, einen Schmerz, um hier > umzusteigen. Bei Eagle seh ich keinen Grund und hoffe, daß die einzelne .BRD noch lang beim Fertiger unterstützt wird. Überhaupt würde mich als Hobbyanwender interessieren, wo da wirklich die Grenzen sind die dann Gerberdaten oder anderes erforderlich machen.
:
Bearbeitet durch User
Hallo Gerhard H. Gerhard H. schrieb: > Überhaupt würde mich als > Hobbyanwender interessieren, wo da wirklich die Grenzen sind die dann > Gerberdaten oder anderes erforderlich machen. Eigentlich ist da kein Unterschied, ob "Professionelle-" oder "Hobby-" Nutung. Beides sind ja die gleichen platinen. Gerberfiles beschreiben einfach nur Platinenumriss, Leiterbahnen in allen Lagen, sowie Lötstopplack und Bestückungsaufdruck. Eventuell für den Bestücker noch den Stencil für die Lötpaste und ev. eine Klebstoff- oder Carbondruck Maske. Bohrdaten sind schon wieder in eanderen Files. SiebMeier oder Excellon. Die Boarddaten von Layoutprogrammen enthalten wesentlich mehr Informationen. Damit sind sie teilweise interpretierbar und nicht mehr so eindeutig. Speziell Eagle ist da ein Beispiel, weil Du selber wild Layer erzeugen kannst, und da irgendwas reinpacken kannst, und der Fertiger soll dann entscheiden, was das soll..... Bei einigen Firmen ist es z.B. üblich, für ein Firmenlogo ein extra Layer anzulegen. Und wenn Du es nicht extra in die Begleitkommentare schreibst, weiss keiner, ob das in den Bestückungsdruck, ins Kupfer oder selber einfach nur ein Kommentar ist. ;O) KiCad ist da etwas sauberer, weil es explizite Kommentarlagen ec. gibt, aber grundsätzlich ergeben sich da ähnliche Probleme. Für eine eindeutige Kommunikation ist also eigentlich Gerber besser. Das exportierst Du aus Deinem Layoutprogramm per Knopfdruck, und kontrollierst es so mit einem Gerbervier, und genauso bekommst Du es auch geliefert. Ausnahmen sind die Netzlisten für den elektrischen Test, wie Felix erwähnte. Die werden aus den "Blinks" der Gerberfiles erzeugt, und das überflüssige manuell weggestrichen. Darum ist es wichtig, das die Footprints sauber sind, und Pads Pads sind, und nicht etwa eine Leiterbahn (Draw) mit null Länge, was optisch/funktionell das gleiche ist, aber so nicht als Pad erkannt werden kann. Weiter müsste sich eine Leiterplattenfabrik aus sehr viele unterschiedliche Board formate einstellen, und diese müssten offen sein (Aktuell sind mir da nur Eagle und KiCad sowie eher experimentell gEDA und Horizon bekannt). Da ist Gerber als Austauschformat schon einfacher. Das wird insbesondere in der Qualitätssicherung wichtig, weil Du müsstest sonst auch für jedes Format eigene Prozeduren in der Qualitätssicherung machen..... Leiterplattenfertigung, auch der CAM Input, ist hochautomatisert. Das geht leichter, je eindeutiger alles standardisiert ist. Mit freundlichem Gruß: Bernd Wiebus alias dl1eic http://www.l02.de
Felix P. schrieb: > um daraus dann die eigentlich vorhandenen Informationen wieder > abzuleiten? Hinzukommt, dass dieser Prozess auf der Seite des Fertigers > eine absolute Blackbox ist. > Unsere Lösung ist es, dass wir die Netzliste aus der CAD-Anwendung nehme Gerber ist das perfekte Format für e-Test, denn wenn Kupferflächen überlappen, auch durch Vias oder mit 0-Abstand aneinander angrenzen, hat es eine elektrisch leitende Fläche zu sein, ansonsten darf es nicht leiten sondern wäre ein Fertigungsfehler. Netzlisten hingegen trennen manchmal absichtlich Netze, die dann durch spezielle 'Bauteile' die nur ein Stück Leiterbahn simulieren verbunden werden, und Dinge die gar nicht in ein Netz gehören, wie Text auf Kupfer, kann durch Überlappung mit Leiterbahnen Verbindungen schaffen, die nicht im Netz stehen. Ob das dann ein Fehler des Layouters (wahrscheinlich) oder Absicht ist, kannst du als Fertiger nicht entscheiden, produziert wie bestellt ist aber immer richtig.
Kann dir aus Erfahrung sagen, mit "produziert wie bestellt" kommt man nicht weit. Das haben wir probiert und im Zweifel müssen wir immer auf eigene Kosten neu fertigen. Hast du eine Idee wie viele Möglichkeiten es gibt im Gerber Format eine Kupferfläche zu definieren? Dagegen sind die Probleme, welche du über die Netzliste beschreibst, sehr einfach zu lösen. Auf unserer Homepage zeigen wir solche Befunde an, wenn du entscheidest, dass diese so "richtig" sind, kann die Leiterplatte gerne bestellt werden. Dann wissen wir aber auch genau, wie es eben gefertigt werden soll, oder eben nicht.
Hallo Felix. Felix P. schrieb: > Kann dir aus Erfahrung sagen, mit "produziert wie bestellt" kommt man > nicht weit. Das haben wir probiert und im Zweifel müssen wir immer auf > eigene Kosten neu fertigen. Das war so anno 2014, 2015 Konsens unter den damaligen Herstellern. > Hast du eine Idee wie viele Möglichkeiten es gibt im Gerber Format eine > Kupferfläche zu definieren? Uh, gibt es immer noch Layoutprogramme, die Kupferflächen mit "Stroke fill" erzeugen statt über die Polygondefinition? Ich weiss, anno 2014 gab es dabei einen sehr prominenten Vertreter, aber ich hätte jetzt erwartet, dass das mittlerweile ausgebessert ist. > Auf unserer Homepage zeigen wir solche Befunde an, wenn du entscheidest, dass > diese so "richtig" sind, kann die Leiterplatte gerne bestellt werden. > Dann wissen wir aber auch genau, wie es eben gefertigt werden soll, oder eben > nicht. Ich habe es nicht anders kennengelernt. Und meine Kollegen auch nicht. Mit freundlichem Gruß: Bernd Wiebus alias dl1eic http://www.l02.de
:
Bearbeitet durch User
Michael B. schrieb: > Gerber ist das perfekte Format für e-Test, Falsch. Die Gerberdaten beschreiben zwar die Linienführung usw., aber streng gesehen nicht die elektrischen Verbindungen. Nicht umsonst gibt es z.B. das IPC-D-356-Format, welches die Netzlisten für den Test der nackten Leiterplatten beschreibt. Das ist natürlich nicht identisch mit den anderen Netzlistenformaten, z.B. zur Übergabe des Stromlaufplans ans Layoutprogramm. > denn wenn Kupferflächen > überlappen, auch durch Vias oder mit 0-Abstand aneinander angrenzen, hat > es eine elektrisch leitende Fläche zu sein, ansonsten darf es nicht > leiten sondern wäre ein Fertigungsfehler. Es kann sich auch um einen nicht entdeckten DRC-Fehler im Layoutprogramm handeln, z.B. weil die Prüfung eines entsprechenden Regelsatzes deaktiviert ist. Sinnvollerweise führt man (auch als Leiterplattenhersteller) daher eine Prüfung durch, ob die Gerberdaten die gleichen elektrischen Verbindungen liefern wie die IPC-D-356-Daten. Wären die Gerberdaten so viel besser, da wäre es nicht zwingend erforderlich, für Anwendungsbereiche mit erhöhten Anforderungen (Medizintechnik, Avionik, usw.) auch die Netzlisten mitzuliefern. > Netzlisten hingegen trennen manchmal absichtlich Netze, die dann durch > spezielle 'Bauteile' die nur ein Stück Leiterbahn simulieren verbunden > werden, Dann ist die Netzliste für die Leiterplattenfertigung nicht vollständig. > und Dinge die gar nicht in ein Netz gehören, wie Text auf > Kupfer, kann durch Überlappung mit Leiterbahnen Verbindungen schaffen, > die nicht im Netz stehen. Das ist dann eine Inkonsistenz der gelieferten Daten. > Ob das dann ein Fehler des Layouters > (wahrscheinlich) oder Absicht ist, kannst du als Fertiger nicht > entscheiden, produziert wie bestellt ist aber immer richtig. Seriöse Leiterplattenhersteller, die auch eine Fertigbarkeitsprüfung durchführen, reklamieren solche Inkonsistenzen aber beim Kunden. Ansonsten riskieren sie ihre Reputation. Wenn ein Leiterplattenhersteller solch einen mutmaßlichen Fehler feststellt, nichts sagt und dem Kunden dann 100.000 fehlerhafte Leiterplatten auf den Hof kippt, war das mit Sicherheit sein letzter Auftrag. Und auf sein Geld kann er sehr lange warten, insbesondere wenn der Kunde nachweisen kann, dass er auch eine IPC-356-D-Netzliste mitgeliefert hat. Bei Fehlern wie z.B. Schrift werden meist auch die Designregeln des Leiterplattenherstellers verletzt, z.B. auf Grund spitzer Winkel oder zu geringer Strukturbreiten. Da müsste sich der Hersteller im Zweifelsfall vor Gericht durchaus den Vorwurf anhören, dass er den Auftrag gar nicht erst hätte annehmen dürfen.
Weil es vielleicht dort untergeht: Beitrag "Re: AISLER Vorsicht Falle" Felix P. schrieb: (dort) > wir haben diese "Frechheit" nun beendet und die automatische Auswahl der > Unterstützung entfernt. Macht die Voreinstellung bitte pro Account konfigurierbar (mit Nag-Screen wenn noch nicht konfiguriert). ICH bevorzuge das Kästchen mit aktivierter Voreinstellung. (auch wenn das FA da wieder unverdient mitkassiert) mfG Matthias S.
:
Bearbeitet durch User
Zu dem Thema habe ich schon ein Issue für unsere Softwareentwicklung geöffnet. Vielen Dank für den Vorschlag, es als Einstellung an die Organisation zu hängen. Das ergibt auf jeden Fall Sinn. Viele Grüße Felix
Hallo Matthias S. Matthias S. schrieb: > (auch wenn das FA da wieder unverdient mitkassiert) Wer die Vorteile eines modernen Rechts- und Sozialstaates in Anspruch nehmen möchte, sollte Steuerzahlungen nicht als "unverdient" diskreditieren. Was Du da machst ist finsterster Populismus. Mit freundlichem Gruß: Bernd Wiebus alias dl1eic http://www.l02.de
Bernd W. schrieb: > Wer die Vorteile eines modernen Rechts- und Sozialstaates in Anspruch > nehmen möchte, sollte Steuerzahlungen nicht als "unverdient" > diskreditieren. Da tue ich auch nicht. > Was Du da machst ist finsterster Populismus. In diesem Falle passt die Keule nicht. Diese Zahlung ist keine Leistung, die der Besteuerung unterliegen würde, daher "unverdient"
Beitrag #7619911 wurde von einem Moderator gelöscht.
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.