Hallo, ich schicke mal voraus, dass ich noch nie mit DACs auf dem Basteltisch zu tun hatte, also keinerlei Erfahrung und nur spartanische Kenntnisse darüber. Die zu bewältigende Aufgabe: Ein Binärzähler mit Clock-Fequenz von 10 MHz liefert ein 12bit-Ausgangssignal in paralleler Form. Dieses soll in eine Rampenspannnung von 0 V bis x V (wünschenswert: x = 10V) umgewandelt werden. Das Zeitfenster für einen kompl. Durchlauf liegt mit 400us fest; also läuft der Zähler 4000 CLK-Pulse. Zusätzliche Bedingungen: Er sollte gerne einen Spannungsausgang bieten und möglichst keinen Stromausgang. Bei Störungen auf dem Clock soll der letzte Analogwert erhalten bleiben, also muss er gespeichert bleiben. Meine erste -nicht fachmännische- Wahl fiel auf den LTC1450. Datenblatt: https://www.mouser.de/datasheet/2/609/14500lf-1271131.pdf Leider gibt das DB Folgendes her: Die "typische" Settling-Zeit beträgt (unter AC-Performance): 14us Die Diagramme Seite 6 (vorletztes und drittletztes) zeigen gerade etwas mehr als 10us; das sind ja wohl auch typische Werte. Vom "Innenleben" gefällt mir der LTC; er hat (fast) alles das, was ich an Ausstattung brauche (1-kanalig, DAC-Latch, 12-Bit Parallel-Eingang, geringer Leistungsbedarf, DiL-Gehäuse). Nur die Settlingzeit passt überhaupt nicht. Ich habe bei "mouser" leider keinen schnelleren DAC mit o.g. Anforderungen im DiL-Gehäuse gefunden. Denn bei einer Settling-Zeit von 14us und 100ns Clock liegen Welten dazwischen. :-( Sagt mir bitte, wenn ich irgendwo einen Denkfehler habe... Ich beschäftige mich das erste mal damit. ^^ In SMD gibt es dann relativ reichlich Auswahl. Muss ich das Thema evtl. ganz anders angehen (DAC902/AD9762) und mit meinen alten müden Augen doch SMDs nehmen dann auch noch mit Stromausgang? Schon mal danke für jede Hilfe. :-)
Die Settlingzeit stört während der Rampe nicht weil der Sprung von einer Stufe zur nächsten sehr gering ist. Aber die Settlingzeit bewirkt, dass zwischen Ende der Rampe und Start der nächsten Rampe keine harte Flanke ist, sondern das etwas schräg runter geht. Du kannst dir das grob wie eine Trägheit vorstellen bis sich dr neue gewünschte Wert eingestellt hat. Du legst einen Wert an und dann wandert der Ausgang dort hin. Das braucht etwas Zeit. Bei der Rampe muss aber von einem zum nächsten Wert nicht weit gewandert werden, da stört das daher nicht. Aber bei einem großen Sprung fällt das dann schon auf. Ja, ob du mit dem DAC glücklich wirst hängt wohl davon ab wie schön die Rampe werden muss. Rampen kann man übrigens auch ohne DAC rein analog erzeugen.
Gustl B. schrieb: > Rampen kann man übrigens auch ohne DAC rein analog erzeugen. Das wäre doch langweilig: ein Kondensator, eine Konstantstromquelle zum Aufladen und alle 4000 Clock-Pulse eine Entladung des Kondensators mit einem FET. Nur mit der Kalibrierung der Pulshöhe muss man sich dann Mühe geben. Die 12Bit-Genauigkeit gibt es da nicht umsonst. ;-)
Gustl B. schrieb: > Die Settlingzeit stört während der Rampe nicht weil der Sprung von einer > Stufe zur nächsten sehr gering ist. Nach typisch (!) 15us ist der CLK doch bereits 150 Schritte weiter :-( Wenn ich mein Rampen-Max.-Wert von etwa 10V dazu betrachte, heißt das doch, dass ein Sprung i.H. 10V / 4000 * 150 = 375mV entsteht. Oder nicht? Dann käme ich auch mit einem 5-Bitter dahin. Da es sich um einen sensiblen Regelwert handelt, ist die Auflösung von 12 Bit schon angesagt.. > Aber die Settlingzeit bewirkt, dass > zwischen Ende der Rampe und Start der nächsten Rampe keine harte Flanke > ist, sondern das etwas schräg runter geht. Du kannst dir das grob wie > eine Trägheit vorstellen bis sich dr neue gewünschte Wert eingestellt > hat. Du legst einen Wert an und dann wandert der Ausgang dort hin. Das > braucht etwas Zeit. Bei der Rampe muss aber von einem zum nächsten Wert > nicht weit gewandert werden, da stört das daher nicht. Aber bei einem > großen Sprung fällt das dann schon auf. Am Anfang und Ende könnte ich mit den ca. 0,4V noch leben..., aber NUR da. Wolfgang schrieb: > Gustl B. schrieb: >> Rampen kann man übrigens auch ohne DAC rein analog erzeugen. > > Das wäre doch langweilig: ein Kondensator, eine Konstantstromquelle zum > Aufladen und alle 4000 Clock-Pulse eine Entladung des Kondensators mit > einem FET. Ja, könnte man. ;-) Aber hier nicht. Ich darf das Signal leider nicht integrieren (wegen Phasenverschiebungen). Daraus entsteht dann ein Proportionalwert eines PI-Reglers. Die Integration passiert an anderer Stelle. Ich hatte dann nochmal weiter gesucht. In SMD gibt es ja zu Hauf solche DACs. Dann werde ich wohl eben einen mit Stromausgang + OPV nehmen müssen; die schaffen das Settling in < 40ns. Preis hält sich in Grenzen.
Michael M. schrieb: > Nach typisch (!) 15us ist der CLK doch bereits 150 Schritte weiter :-( > Wenn ich mein Rampen-Max.-Wert von etwa 10V dazu betrachte, heißt das > doch, dass ein Sprung i.H. 10V / 4000 * 150 = 375mV entsteht. Oder > nicht? Eben, deshalb: Gustl B. schrieb: > Aber die Settlingzeit bewirkt, dass > zwischen Ende der Rampe und Start der nächsten Rampe keine harte Flanke > ist, sondern das etwas schräg runter geht. Nur auf der Rampe selbst ist die Settlingtime eher unkritisch und führt nur zu einer leichten Verzögerung, entsprechend der Überlagerung der Sprunganworten von je ein LSB Höhe. Wie sehr das stört, hängt von der Anwendung ab. Da das sehr deterministisch ist, lässt sich das durch Vorkompensation auch ausgleichen. Michael M. schrieb: > Aber hier nicht. Ich darf das Signal leider nicht integrieren (wegen > Phasenverschiebungen). Du sollst nicht das Signal integrieren, sondern du sollst die Rampe durch Integration eines Konstantstromes erzeugen (an Stelle von Zähler und DAC).
Im letzten Jahrhundert hatte ich AD667 verwendet, die in 3 µs auf 0,01% FSR einschwingen: Im DIL mit Latches und interner 10 V Referenz. Falls Du damit testweise spielen möchtest, sag Bescheid. Michael M. schrieb: > Dann werde ich wohl eben einen mit Stromausgang + OPV nehmen > müssen; die schaffen das Settling in < 40ns. Preis hält sich in Grenzen. Oder eben so.
Wolfgang schrieb: > sondern du sollst die Rampe > durch Integration eines Konstantstromes erzeugen (an Stelle von Zähler > und DAC). Hatte ich auch so verstanden. Danach muss ich aus der Rampe ein Sample holen, um den Momentanwert zu erhalten. DAS Signal muss ich aber wieder durch einen TP schicken, um eine saubere Gleichspannung zu bekommen bzw, den Ripple zu entfernen. DA liegt dann das Problem.. Wolfgang schrieb: > Da das sehr deterministisch ist, lässt sich das durch > Vorkompensation auch ausgleichen. Wie sähe eine Vorkomp. aus? Habe dazu keine Idee.
m.n. schrieb: > Im letzten Jahrhundert hatte ich AD667 verwendet, die in 3 µs auf 0,01% > FSR einschwingen: Im DIL mit Latches und interner 10 V Referenz. > Falls Du damit testweise spielen möchtest, sag Bescheid. Danke für das "Angebot". Schickes Teil (mit der 10V-Ref), hatte ich denke ich bei den Recherchen auch gesehen. Jedoch 3us ist mir zu langsam. Ich möchte da eher auf die sichere Seite gehen.
m.n. schrieb: > Dann nimm z.B. AD9762: 35 ns, interne Referenz und im SOIC (e = 1,27 mm) > einfach lötbar. Danke, den habe ich schon auf meiner Liste; auch AD9742, AD9706, LTC1666 und DAC902. Ich werde mir die DB alle mal genau ansehen, welcher der "schönste" von denen ist. :-) Danke an euch soweit erst mal.
:
Bearbeitet durch User
Angehängte Dateien:
-
12Bit.jpg
240 KB
Moin zusammen, ich habe mal an einem Rasterelektronenmikroskop, einem Zeiss DSM 940 gebastelt und zwar konkret die analoge Bildausgabe intern abgegriffen und dann als PC USB Schnittstelle gebaut. Dafür musste ich die Hardware zweier Platinen im REM in "nachbauen" - ich habe das was da gemacht wurde ziemlich 1:1 ins FPGA verfrachtet und kam so an die Bilddaten mit der x und y-Position. Was ich nicht nachgebaut hatte war der Analogteil der Bildausgabe weil der dann mit USB nicht mehr nötig war. Jedenfalls ... für die x-Ablenkung der Bildröhre wurde ein AD565 verwendet. Hier das Datenblatt: https://www.analog.com/media/en/technical-documentation/data-sheets/AD565A.pdf Der ist recht flott, kann 12 Bits und ist auf dem Foto im Anhang schön zu sehen, also kein SMD Teil.
Gustl B. schrieb: > Was ich nicht nachgebaut hatte war der Analogteil der Bildausgabe weil > der dann mit USB nicht mehr nötig war. Jedenfalls ... für die > x-Ablenkung der Bildröhre wurde ein AD565 verwendet. Hier das > Der ist recht flott, kann 12 Bits und ist auf dem Foto im Anhang schön > zu sehen, also kein SMD Teil. Der ist doch fast Faktor 10 zu langsam für die 10MHz Taktrate um die es hier geht.
Michael M. schrieb: > Nach typisch (!) 15us ist der CLK doch bereits 150 Schritte weiter :-( > Wenn ich mein Rampen-Max.-Wert von etwa 10V dazu betrachte, heißt das > doch, dass ein Sprung i.H. 10V / 4000 * 150 = 375mV entsteht. Oder > nicht? Es wurde zwar schon erklärt, aber ich probiere es nochmal. Die 15µs beziehen sich darauf, dass der DAC auf ein Toleranzband von 1/2^12 (genau genommen sogar 1/2^13)der Sprunghöhe einschwingt. Wenn du in der Rampe jeden DAC-Wert einzeln ansteuerst, muss er nur auf ein Toleranzband von 1/2 der Sprunhöhe einschwingen. Das geht nicht nur ein bisschen schneller. Sondern das geht extrem viel schneller. Die settling time (ein analoger Parameter der Halbleiterschalter und des OPV im DAC) ist während der Rampe keine relevante Größe für dich. Du wirst, wenn du die Rampe in Einzelschritten durchfährst, keine "Verzögerung" erkennen können (und schon gar nicht ein "Nacheilen der Spannung um 375mV"). Da würde ich mir an deiner Stelle eher Gedanken zur Einschwingzeit des digital Feedtrough machen (siehe z.B. erstes Bild auf S. 6). Am Ende der Rampe beim "Rücksprung auf 0V" sieht es natürlich anders aus (wurde aber auch schon beschrieben).
Helmut S. schrieb: > Der ist doch fast Faktor 10 zu langsam für die 10MHz Taktrate um die es > hier geht. Stimmt. Ich entschuldige mich hiermit und fresse Hut und Besen. Ich hatte nur auf die "Full-Scale Switching Time: 30 ns" geguckt ...
Achim S. schrieb: > Da würde ich mir an deiner Stelle eher Gedanken zur Einschwingzeit des > digital Feedtrough machen (siehe z.B. erstes Bild auf S. 6). Danke auch dir, Achim, für den Beitrag. Ich muss mir das mal jetzt am WE ansehen. Ihr merkt, das ich da wirklich wenig Ahnung habe, worauf es wirklich ankommt... :-D Irgendwann ist immer das erste Mal....
:
Bearbeitet durch User
Achim S. schrieb: > Wenn du in der > Rampe jeden DAC-Wert einzeln ansteuerst, muss er nur auf ein > Toleranzband von 1/2 der Sprunhöhe einschwingen. Das geht nicht nur ein > bisschen schneller. Sondern das geht extrem viel schneller. Klingt sehr logisch. Er hat ja aus dem vorhergehenden Takt schon einen "benachbarten" Wert vorliegen und braucht nur noch die Differenz zum nächsten. Ich denke, DAS habe ich gerafft. .-) Frage dazu: Woran kann ich das in den DB am besten ablesen?
:
Bearbeitet durch User
Michael M. schrieb: > Ein Binärzähler mit Clock-Fequenz von 10 MHz liefert ein > 12bit-Ausgangssignal in paralleler Form. Dieses soll in eine > Rampenspannnung von 0 V bis x V (wünschenswert: x = 10V) umgewandelt > werden Du benötigst einen 12 Bit DAC mit parallelen Eingängen. Die sind heute nicht mehr so häufig. Michael M. schrieb: > Das Zeitfenster für einen kompl. Durchlauf liegt mit 400us fest; also > läuft der Zähler 4000 CLK-Pulse. Also darf die Settlingzeit nicht mehr als 100nS betragen. Das ist schon ganz schön flott. Michael M. schrieb: > Er sollte gerne einen Spannungsausgang bieten und möglichst keinen > Stromausgang. Die DACs mit Stromausgang sind in der Regel besser, mit einen OP als Transimpedanzverstärker kann man aus dem Stromausgang wieder einen Spannungsausgang machen. Aber bei 100ns Settlingzeit und 10V Ausgangsspannung muss der schon recht schnell sein, und vor allem ein schnelle Anstiegszeit haben, wegen der abfallende Flanke. Ralph Berres Noch einen Tipp Neben der differenziellen und integralen Nichtlinearität der Transformationskennlinie gibt es noch Glitches beim Wechsel des MSB von 0 auf 1. Hier wechseln gleichzeitig die 11 anderen Bits auch die Polarität. Das passiert leider in der Regel nicht exakt gleichzeitig, weshalb es zu kräftigen Signalausschlägen an der Stelle kommt. Diese könnte man aber mit einer Sample&Hold Schaltung austasten.
Wenn ich eine vollstaendige Rampe brauche und keinen unangemessen schnellen DA verbauen will, mache ich nach dem Sprung des maximalen Wert zum Minimum einfach eine Pause in der der DA einschwingen kann. Du solltest vllt mal dein Konzept ueberdenken.
Im DIL Zeitalter feststecken und einen 10MHz 12bit DAC laufen lassen passen nicht zueinander. Wie fast immer, nach dem 30. Post .. was soll das Ganze ?
Ralph B. schrieb: > Du benötigst einen 12 Bit DAC mit parallelen Eingängen. Die sind heute > nicht mehr so häufig. Aber zu meinem Glück noch häufig genug. :-) > Also darf die Settlingzeit nicht mehr als 100nS betragen. Das ist schon > ganz schön flott. Wer genau will, muss flott sein...:-) > Die DACs mit Stromausgang sind in der Regel besser, mit einen OP als > Transimpedanzverstärker kann man aus dem Stromausgang wieder einen > Spannungsausgang machen. Aber bei 100ns Settlingzeit und 10V > Ausgangsspannung muss der schon recht schnell sein, und vor allem ein > schnelle Anstiegszeit haben, wegen der abfallende Flanke. Welche Anstiegszeit würdest du empfehlen? >10V/us oder lieber >>>10V/us? > Neben der differenziellen und integralen Nichtlinearität der > Transformationskennlinie gibt es noch Glitches beim Wechsel des MSB von > 0 auf 1. Hier wechseln gleichzeitig die 11 anderen Bits auch die > Polarität. > Das passiert leider in der Regel nicht exakt gleichzeitig, weshalb es zu > kräftigen Signalausschlägen an der Stelle kommt. > > Diese könnte man aber mit einer Sample&Hold Schaltung austasten. Das Thema habe ich mir bei dem momentanen Favoriten (Ad5445) angesehen. Grad im mich interessierenden Bereich um die 2000 CLK-Pulse (+/- ca. 200) sieht er nicht schlecht aus, wenn ich das richtig interpretiere. Dank auch speziell an dich, Ralph. Michael Alternative zum AD5445 empfehlenswert? Achim S. schrieb: > Wenn du in der > Rampe jeden DAC-Wert einzeln ansteuerst, muss er nur auf ein > Toleranzband von 1/2 der Sprunhöhe einschwingen. Das geht nicht nur ein > bisschen schneller. Sondern das geht extrem viel schneller. Könnte man das "vielschneller" linear interpolieren? ________________________________________________________ OT (jetzt erst recht): Wenn ich mir eine bstimmte einzelne Wortmeldungs-"Stichprobe" so ansehe, möchte ich gar nicht erst wissen, wieviel MÜLL in den anderen 6000 Beiträgen die Leser des Forums bis jetzt ertragen mussten....
> Wie fast immer, nach dem 30. Post .. was soll das Ganze ? > MÜLL Du solltest dich an der eigenen Nase ziehn. Die Sinnhaftigkeit des Vorhabens hatte ich ja schon hinterfragt. Ein Verwendungszweck, der den Aufwand rechtfertigen wuerde fehlt immer noch. Mit deinem Kenntnisstand wird es dir auch nicht gelingen den DAC mit einem geeigneten Puffer zu versehen. Scheinbar kennst du nur Binaerzaehler. Und den den du verwendest ist bestimmt ein Ripple- und kein synchroner Zaehler. Besuch lieber einen Haekelkurs, nach der Virenzeit.
Michael M. schrieb: > Welche Anstiegszeit würdest du empfehlen? >10V/us oder lieber >>>10V/us? Rechne mal nach. Wenn du den Sprung von 10V auf 0V innerhalb der 100ns Taktperiode hin bekommen willst, wirst du um mindestens 100V/µs nicht umhin kommen.
auweia schrieb: > Die Sinnhaftigkeit des Vorhabens hatte ich ja schon hinterfragt. Soso, das hattest >>>genau DU<<< unter dem anonymen und identitätsfremden Benutzernamen "auweia" hinterfragt? 1. Sorry, mein Verlauf des Themas auf dem Bildschirm gibt das nicht her. 2. Wenn unter anderem (nicht registrierten) Namen, dann finde es jedem anderen Mitleser ggü. grob unfair, unter verschiedenen Deckmäntelchen mehrere Identitäten vorzutäuschen. Hauptsache, man versteckt sich in der Anonymität, gelle...? 3. Folglich kann ich solche Beiträge nicht sehr ernst nehmen. > Ein Verwendungszweck, der den Aufwand rechtfertigen wuerde > fehlt immer noch. DEN habe ich genannt: Erzeugung eines P-Wert in einer P-I-Regelung. Reicht dir das nicht? Die Entscheidung, welcher Aufwand für die Zielsetzung nötig und gerechtfertigt ist, kann ich immer noch selbst fällen. > Mit deinem Kenntnisstand wird es dir auch nicht gelingen > den DAC mit einem geeigneten Puffer zu versehen. Du scheinst Hellseher zu sein, indem du aus wenigen Äußerungen von mir meinen genauen Kenntnisstand erfassen kannst. Tolle Fähigkeit. Das könntest du an anderer Stelle anwenden und ausbauen. ;-) > Scheinbar kennst du nur Binaerzaehler. Und den den du verwendest > ist bestimmt ein Ripple- und kein synchroner Zaehler. Woher willst du DAS jetzt wissen, ob ein B-Zähler oder BCD-Zähler zum Einsatz kommt (bzw. welcher an der Stelle aus Timing-Aspekten noch vertretbar wäre) oder gar aus einem irgendwie gearteten uC-Umfeld?? Fakt ist, dass da 12 Bit zur Verarbeitung anstehen und sich mit dem genannten Takt ändern. PUNKT. > Besuch lieber einen Haekelkurs, nach der Virenzeit. Kennst du die Begriffe "Überheblichkeit" und "Anmaßung" ??? WER entscheidet hier, welche Menschen sich im Forum beteiligen dürfen und welche Fragen gestellt werden dürfen? Ist das Forum (irrige Annahme von mir?) NICHT für "normale Hobbyisten" gedacht, sondern nur für hardcore-Profis? Was hast du damals gemacht, wenn du wieder mal was Neues entdeckt hast und mehr wissen wolltest? Einen Löffel Nutella gefr..en und -schwupps- dann war der Durchblick da? Wieder mal ein Pluspunkt auf meiner Ignorierliste... ^^
Michael M. schrieb: > Könnte man das "vielschneller" linear interpolieren? Kommt drauf an, wie das "linear" interpretiert wird. Wenn sich die Schaltung linear verhält, dann schwingt die Spannung exponentiell ein: je größer die Abweichung vom richtigen Wert ist, desto schneller erfolgt die Annäherung. Bei den Abbildungen zum "Large Scale settling" im Datenblatt https://www.mouser.de/datasheet/2/609/14500lf-1271131.pdf sieht man, dass das in einem Bereich der Kurve gilt, aber zu Beginn der Kurve nicht. Zu Beginn verhält sich die Schaltung nichtlinear (Slew-Rate Begrenzung) und der Spannungsverlauf ist annähernd linear. Die worst case Einschwingzeit setzt sich also aus verschiedenen Bestandteilen zusammen, die bei einem Kleinsignalsprung ganz anders aussehen werden. Wirklich Berechnen kann man deine Frage also nicht. Wenn man als grobe Näherung aber mal so tut, als wäre die Schaltung immer linear (keine Slewratebegrenzung), dann ließe es sich berechnen. Der bestimmende Faktor wäre dann die Bandbreite des OPV. Da der Spannungsverlauf dann exponentiell und gleichzeitig die Anforderungen ans Einschwingen exponentiell in der Anzahl der geforderten Bits wäre, ergäbe sich tatsächlich ein linearer Zusammenhang zwischen der Anzahl der geforderten Bits und der settling time. Um statt in 15µs auf 13 Bit genau einzuschwingen käme man mit rund 1,5µs auf 1 Bit genau. (Es ist nicht exakt ein Faktor 13, weil der ln(2) noch reinspielt). Deshalb korrigiere ich mein vorheriges "extrem viel schneller" hiermit auf ein "viel schneller". Eine verbleibende Einschwingzeit von 1,5µs bedeutet aber nicht, dass du immer 15 Samples hinterherhinkst. Wenn die Ausgangsspannung 2 LSB daneben liegt geht das Einschwingen doppelt so schnell wie wenn sie 1 LSB daneben liegt. Du würdest also auch mit 1,5µs settling Zeit und 1Sample/100ns keine 4 Bit verlieren. Sondern eher so ca. 2 Bit. Und wie gesagt: dann sind andere Effekte (wie der Störpuls, den du mit jedem Datenwechsel in 100ns produzierst) evtl. schon weit größer als das, was aus der settling time an Fehler folgt. (Siehe erste und letzte Abbildung auf S. 6 des Datenblatts) Michael M. schrieb: > Das Thema habe ich mir bei dem momentanen Favoriten (Ad5445) angesehen. Nicht vergessen: die Settling Zeit des LT1450 ist durch dessen OPV begrenzt. Mit Verstärkung 1 und externer Nachverstärkung auf 10V wäre er doppelt so schnell wie mit Verstärkung 2. Dein momentaner Favorit AD5445 hat keinen OPV am Ausgang. Du hast damit das Problem also erst mal auf die nächste Stufe verschoben und musst selbst für eine entsprechend schnelle OPV-Schaltung sorgen. Michael M. schrieb: > Wenn ich mir eine bstimmte einzelne Wortmeldungs-"Stichprobe" so ansehe, > möchte ich gar nicht erst wissen, wieviel MÜLL in den anderen 6000 > Beiträgen die Leser des Forums bis jetzt ertragen mussten.... Bleib mal auf dem Boden. Du hast fast ausnahmslos konstruktive Antworten erhalten. Und die Fragen, was das Ganze eigentlich soll und ob nicht vielleicht ein anderes Konzept besser wäre, sind nach deinen bisherigen Beschreibungen sehr berechtigt. Michael M. schrieb: > Kennst du die Begriffe "Überheblichkeit" und "Anmaßung" ??? Ok, das wars. Du betreibst aus meiner Sicht genau das, was du anderen vorwirfst. Und du bringst damit den Thread zum kippen. Ich bin damit aus dieser Diskussion raus, ich wünsche noch viel Erfolg.
Leute bleibt doch mal sachlich. Persöhnliche Angriffe und Dünnhaeutigkeit bringt doch keinen weiter. Mir geht es doch genauso wie Michael M , wenne es um das Thema programmieren geht. Da muss ich auch oft die trivialsten Fragen stellen, die für Könner einfach lächerlich sind. Ralph Berres
Jemand schrieb: > Rechne mal nach. > Wenn du den Sprung von 10V auf 0V innerhalb der 100ns Taktperiode hin > bekommen willst, wirst du um mindestens 100V/µs nicht umhin kommen. Aus dieser Sicht hast du vollkommen recht. Die Anfangs- und Endphase der Rampenspannung ist allerdings für mich nicht so bedeutend und daher unkritisch. Der wirklich interessierende Bereich liegt mittig in der Rampe bei etwa 2000 Counts +/- 200. Wenn da dann ein kleiner Sprung (2,5mV in 100ns) zum nächsten binären Wert erfolgt, wäre eine Anstiegszeit von 25mV/us mindestens nötig, richtig gerechnet? Das hieße dann, dass der OPV mit 10V/us das locker erledigen kann? Wenn meine Einschätzung soweit richtig ist, würden mir beim Rücksprung vom Ende der Rampe etwa 10 Counts verloren gehen? Das könnte ich gut verschmerzen. ___________ Ich habe schon geforscht, ob es irgendwo im Netz ein "Praxis-Kochbuch" (was passiert, wenn man dies und das macht oder unterlässt) über dieses Thema gibt, aber leider noch nichts gefunden. Vielleicht habt ihr noch Tips, wo ich mich am besten weiterbilden könnte...
Achim S. schrieb: > Ok, das wars..... Ich danke auch besonders DIR, da du als einziger die Fakten sachbezogen und leicht verständlich erklärt hast. Vor allen anderen haben deine Antworten mich um ein etliches Stück weitergebracht. Äußerst positiv bemerkenswert. :-) DAS muss ich einfach loswerden..
> Was hast du damals gemacht, wenn du wieder mal was Neues entdeckt hast > und mehr wissen wolltest? Literatur besorgen, lesen, rechnen, experimentieren. Zum Fragen waere auch keiner da gewesen. > ein "Praxis-Kochbuch" Mit Instantnudeln zum 5 Sternekoch? Wohl eher nicht. > Da muss ich auch oft die trivialsten Fragen stellen Das ist kein Problem, da du die dahintersteckende Motivation dazuschreibst. Und nicht wie hier nur geistige Versatzstuecke vom TO hingeworfen werden.
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.