> anderen lösung komme würde. Ich würde eher 74HC126 nehmen. Die Gates kommen direkt an Reset. Wofür der DIP-Schalter? Mit meiner Methode geht das automatisch: Die Reset-Leitung schaltet das um. fchk
Frank K. schrieb im Beitrag #2142430: >> hi Frank, >> ich werde es mit hc4066+DIP schalter machen, falls ich auf keiner >> anderen lösung komme würde. > > Ich würde eher 74HC126 nehmen. Die Gates kommen direkt an Reset. > > Wofür der DIP-Schalter? Mit meiner Methode
E4 E5 E6 E7 PB0 42 A8 IOTEST VSS PC7 16 g a 7 8 43 45 47 49 44 46 48 50 1 VDD 14 2 29 m 2 1C3-A m HC00 3 i 12IC3-D 11 7 VSS g 13HC00 VSS f } VDD o 1C4 4 IC3-B 6 IC5 m PORT E HC373 5 HC00 2864A VDD 1 28 a 20 20 V C3 P 1 OE 22 CE DD 0.1 F r 11 LE 19 IC3-C 8 27 WE V o 3 HC00 SS n 4 D0 00 2 A0 10 A0 D0
Notethatbusbuffersarerequiredifthebusisheavily × 8 static RAM and the SED1330F/1335F/1336F. loaded. VA0 to VA12 A0 to A12 HC138 A to VA13 to VA15 Y CE1 VCE C V DD CE2 SED1335F/ 6264 SRAM 1336F OE VR/W R/W I/O1 to I/O8 I/O1 to I/O8 Figure 74. Static RAM interface 8.2.2 Supply Current during Display Memory Access The 24 address
shown in Register 7-2. REGISTER 7-2: PCON: POWER CONTROL REGISTER R/W/HS-0/q R/W/HS-0/q U-0 U-0 R/W/HC-1/q R/W/HC-1/q R/W/HC-q/u R/W/HC-q/u STKOVF STKUNF — — RMCLR RI POR BOR bit 7 bit 0 Legend: HC = Bit is cleared by hardware HS = Bit is set by hardware R = Readable bit W = Writable bit U = Unimplemented
Du könntest einen 74HC7541 anstatt des 47HCT14 benutzen. Dadurch sparst du eventuell noch ein paar unnötige Leiterbahnen und Durchkontaktierungen ein und verringerst so die Abstrahlung.
weitere Möglichkeiten (ohne Schmitt Trigger input): 74hct125, 74hct126, 74hct245, 74hct365
A also serves the functions of various special features of the AT90CAN32/64/128 as listed on page 74. 1.6.4 Port B (PB7..PB0) Port B is an 8-bit bi-directional I/O port with internal pull-up resistors (selected for each bit). The Port B output buffers have symmetrical drive characteristics with both
4V and 4 MHz @ 2.7V. When operating at condi- tions above these frequencies, the typical old style 74HC series latch becomes inadequate. The External Memory Interface is designed in compliance to the 74AHC series latch. However, most latches can be used as long they comply with the main timing parameters
COMPATIBLE WITHTTL OUTPUTS V IH2V (MIN.) V IL0.8V (MAX) . PIN ANDFUNCTION COMPATIBLE M1R C1R WITH 54/74LS125/126 (MicroPackage) (Chip Carrier) ORDER CODES : DESCRIPTION M54HCTXXXF1R M74HCTXXXM1R M74HCTXXXB1R M74HCTXXXC1R The M54/74HCT125/126 are high speed CMOS QUAD BUS BUFFER 23-STATE) FABRICATED IN SILICON
Hallo, habe mich gerade mal mit dem pinlayout einer sd(hc) karte beschäftigt. SDHC Karte: 12 = SD_CLK 13 = SD_CMD / Alternativ UA1_TXD (UART1) 14 = SD_D0 / Alternativ UA1_RXD (UART1) 15 = SD_D1 16 = SD_D2 17 = SD_D3 http://circuits.datasheetdir.com
MB = 74.5 GB (156301488 x 512) [/code] Dem Bootvorgang tut das allerdings keinen Abbruch, sofern man die Platte auf den richtigen Port steckt. 'extload ide 0:1 [...], bootm 0x800000', und das Ding läuft.
Beitrag #1766484: > Man kann aus mehreren CMOS-ICs was zusammenbasteln. > IO_aus_CMOS_ICs.png Der 74HC126 im Bild ist überflüssig, denn der 74HC595 stellt schon Tristate Ausgänge zur Verfügung.
@ Alexander Schmidt (esko) Benutzerseite >Der 74HC126 im Bild ist überflüssig, denn der 74HC595 stellt schon >Tristate Ausgänge zur Verfügung. Aber nicht für jedes Bit einzeln. MfG Falk
unaffected/affected/reset/set/unknown | ;| S |S |Sign flag (Bit 7) | ;| Z | Z |Zero flag (Bit 6) | ;| HC | H |Half Carry flag (Bit 4) | ;| P/V | P |Parity/Overflow flag (Bit 2, V=overflow) | ;| N | N |Add/Subtract flag (Bit 1) | ;| CY | C|Carry flag (Bit 0) | ;|-----------------+------------------------
AG 4 AG AG 13 D ker IC303 IC303 6 Sync. 5 B C323 50 Ohm AG R304 R305 AG u ref+ TTL 220 1 BU300 4k7 74HC132 3 100p BNC Tastverhaltnis 2 A ker Print AG AG C302 74HC132 AG 0 100n IC302 L300 R ker 1 REF V- 20 -5VA 13 10uH SMD 5k - AG 2 GND OUT 19 SIG fmax IC300 14 3 18 12 C 0 6 - A0 A0 GND L301 + TL084 R
unaffected/affected/reset/set/unknown | ;| S |S |Sign flag (Bit 7) | ;| Z | Z |Zero flag (Bit 6) | ;| HC | H |Half Carry flag (Bit 4) | ;| P/V | P |Parity/Overflow flag (Bit 2, V=overflow) | ;| N | N |Add/Subtract flag (Bit 1) | ;| CY | C|Carry flag (Bit 0) | ;|-----------------+------------------------
surprises.toobadly.Itsdelayandfalltimesareabout2nsslowerthan Working with events measured in nanoseconds requires the 74S04, but significantly faster than the 74HC04. In fact, the LT1223 has completely finished its transition the greatest caution, prudence and respect for Mother before the 74HC04 even begins to move! Linear
Ich besorge mir dann mal einen 74HC174N, einen 74HC86N ein paar Optokoppler HCPL2630, ein paar Kondensatoren, Widerstände. Aber wie bekomme ich das Signal dann in den PC? Was muß am Clock Eingang des 174N anliegen?
sagen wir 1000 Impulsen ein Relais schließt, da mit >einzubauen?! Sicher. Da kann man mit einem 74HC40102 machen, das ist ein programmierbarer Zähler bis 255. Für 1000 muss man halt noch einen weiteren Teiler davorschalten, z.B. 74HC4520 oder so. MFG Falk
Schaut euch mal 512k AS6C4008 + 74HC374 + 74HC138 an. Ist nicht teuer und gibt sogar banked her :)
Detlev T. schrieb im Beitrag #1811326: > Statt des 74HC165 sollte man eher ein 74HC166 nehmen Gute Idee, schon geändert. >Mir leuchtet nicht ganz ein, wozu die 74HC244 Treiber nötig sind. Das waren Relikte aus der s/w Darstellung - auch geändert
Du kannst den Port mit zwei 74HC125 in die eine und zwei 74HC126 in die andere Richtung puffert. Das sind einzeln schaltbare Bustreiber, wobei der 125'er low-aktive Gates hat und der 126'er high-aktive, d.h. Du sparst Dir Inverter. Dann wählst Du z.B. mit Hilfe eines HC138 den gerade aktiven Ausgangspin, die anderen Pins sind dann automatisch Eingang. Schau Dir die Bausteine an, dann wird Dir wohl klar, was ich meine. fchk
T255 T101 bis T255 Zähler Z0 bis Z255 Z0 bis Z255 Z0 bis Z255 Z0 bis Z255 Z0 bis Z255 Schnelle Zähler HC0 bis HC5 HC0 bis HC5 HC0 bis HC5 HC0 bis HC5 HC0 bis HC5 Ablaufsteuerungsrelais (S) S0.0 bis S31.7 S0.0 bis S31.7 S0.0 bis S31.7 S0.0 bis S31.7 S0.0 bis S31.7 Akkumulatoren AC0 bis AC3 AC0 bis AC3 AC0
mit der 126 ist ne alte Angewohnheit. der 74HC595 ist natürlich eine bessere Lösung... deswegen frag ich ja erst. die änderungen wären dann nur: SCK = Clock Serin = SR Serout= zum 2'ten -G = immer auf
Ronni schrieb: > mit der 126 ist ne alte Angewohnheit. Warum, machst Du den Fehler immer wieder? > ich möchte auch 16 bit einlesen... gibt es da auch einen besseren Chip 74HC165 Peter
.. Sorry! hatte bei reichelt nur nach 74hc126n gesucht und nicht nacht 74HC 126. Danke Flo! Es wuerde mich dennoch interessieren wie ich im zweifelsfall ein equivalentes ic finden kann. Gibt es da aufschlussreiche Seiten im Netz oder muss
schrieb: > Sei einfach clever und bau das mit den Bauteilen nach, die der Rest der > Welt benutzt. 74HC244 oder 74HC125. Gibt s überall zu kaufen. Der 74HC126 ist ebenso ein Standardbauteil wie der 74HC125. Vielleicht nicht ganz so populär wie der 125, aber durchaus gebräuchlich.
.71 4.3 AT+CAMM Accumulated call meter maximum (ACMmax) set or query................................74 4.4 AT+CAOC Advice of Charge information ..............................................................................75 4.5 AT+CBST Select bearer service type.......................................
2,7V am MOS) durch einen Linearregler statt einem Labornetzteil bereit gestellt wird? 2. Statt einem 74HC14-Entpreller ein CPLD im 3,3V Betrieb am up/down Eingang hängt, das natürlich beim Abschalten die 3,3V verliert?
> Einfach und sauber sind Pegelwandler. Für diesen speziellen Fall ein > Tristate-Treiber ala 74HC125. 74HC126 - der '125 hat active low enables. Bin aber nicht sicher, was in der Übergangsphase passiert, also während die Hauptspannung runterrutscht, der '126 aber noch aufsteuert. Ein '4050
mir was empfehlen kann währe ich sehr dankbar. Nachtrag: Für was ist beim AVR-Doper eigenlich der 74HC126 gut? braucht man den unbedingt, soweit ich sehe ist die 10-Polige Buchse für "normales" ISP, die größere Buchse für Serielle HV-Programmierung. Nur für was der Buffer dazwischen? Roland
einen machen. :-) Nachtrag: Leider habe ich immer noch nicht kapiert für was beim AVR-Doper der 74HC126 (4-fach 3-State nichtinvertierender Puffer) gedacht ist. Das sollte ich aber wissen wenn ich den Schaltplan für ein SMD-Layout verwenden will. Könnte der eventuell als eine Art Levelshifter gedacht
Dann nimm halt z.B. 74HC126 und trenne das ganze damit.
Noch ne andere Frage, sind die Eingänge des 74HC126 eigentlich 5V tolerant? Ich will den 74HC selbst mit 3V versorgen, aber der Master wird wohl mit 5V betrieben werden. Kann ich den trotzdem einfach an den einen 74HC hängen oder muss ich da noch
Figure 5-5 illustrates how to connect an external SRAM to the AVR using an octal latch (typically “74 x 573” or equivalent) which is transparent when G is high. 5.5.3 Address Latch Requirements Due to the high-speed operation of the XRAM interface, the address latch must be selected with care for system
4V and 4 MHz @ 2.7V. When operating at condi- tions above these frequencies, the typical old style 74HC series latch becomes inadequate. The External Memory Interface is designed in compliance to the 74AHC series latch. However, most latches can be used as long they comply with the main timing parameters
