Weiß einer wie ich aus 3,3V oder 5V eine Referenzspannung von genau 1,65V erzeugen kann? Die 3,3V einfach halbieren wer jut.
:
Verschoben durch Admin
@ Mandy (Gast) >Weiß einer wie ich aus 3,3V oder 5V eine Referenzspannung von genau >1,65V erzeugen kann? Mit einer Referenzspannungsdiode. Z.B. LM4040, LM336 oder andere. > Die 3,3V einfach halbieren wer jut. Dan wäre es aber keine Referenzspamnnung sondern nur Vcc/2, und mit all den Fehlern und Temperaturabhängigkeiten. Willst du das? Eher nicht. MFG Falk
Hey Leute, ich bin momentan auch auf der Suche nach ner Referenz für 1,65V Leider habe ich hierfür auch nur einen sehr begrenzten Platz, sodass es möglichst mit einem IC getan sein sollte. Ich habe jetzt nach den hier verlinkten Bauteilen LM4040 / 336 geschaut, welche allerdings für Ausgangsspannungen von >= 2,5V sind. Ich könnte die also eigentlich nur mit einer zusätzlichen Beschaltung von Widerständen anpassen, aber das war ja sicherlich nicht gemeint. Hat also jemand nen Tip wie ich das möglichst genau hinbekommen? (Soll übrigens als Referenz für einen Delta_Sigma_Wandler dienen) Danke
Wie genau soll es denn sein? Langt der TLE2425. Oder wuerden auch 1.25 V aus einen TLV(H)431 langen?
MAX6018 macht 1,60V in SOT23 ob das für Dich langt kannst Du im Moment nur selber Wissen. viel Erfolg Hauspapa
Vielen Dank für eure Rückmeldungen. Ich bin mir gerade unsicher ob ich ein Verständnisproblem habe. Aber der TLE2425 liefert doch auch wieder 2,5V am Ausgang oder? Ohne weitere Beschaltung also nicht zu gebrauchen oder? Da ich gern eine AD-Wandlung mit min 12bit aufbauen möchte, brauche ich als Referenz schon etwas ziemlich genaues ;) Eine Referenz die von 1,65V abweichend ist, führt so fern sie gleichmäßig ist, zu einem Offset, den ich ZUR NOT, versuchen würde auf Digitalem wege zu beseitigen. Besser wäre aber eine möglichst gute Referenz Danke Edit: Könnte man eine LT6650 (400mV) und eine LT6656 (1,25V) in Reihe Schaltet oder dreht sich da einem Elektroniker der Magem um?
Andreas K. schrieb: > Aber der TLE2425 liefert doch auch wieder 2,5V am Ausgang oder? TLE2425 liefert "virtual ground", also U+ Halbe. Allerdings spezifizieet das Datenblatt keine Untergrenze für U+, der Betrieb mit 3.65V U+ ist also nicht garantiert.
Uwe Bonnes schrieb: > Oder wuerden auch 1.25 V aus einen TLV(H)431 langen? Kann man den TLV431 nicht ählich wie den TL431 auf beliebige Spannungen einstellen? Gruss Harald
Uwe Bonnes schrieb: > Andreas K. schrieb: >> Aber der TLE2425 liefert doch auch wieder 2,5V am Ausgang oder? > > TLE2425 liefert "virtual ground", also U+ Halbe. Nein, er liefert 2,5V. > Allerdings spezifizieet das Datenblatt keine Untergrenze für U+, Doch. 4V. > der Betrieb mit 3.65V U+ ist also nicht garantiert. Das stimmt allerdings. http://www.ti.com/lit/ds/symlink/tle2425.pdf
Diverse Hersteller bieten hochpräzise R-Arrays an. Mittlerweile sogar LTC. Ansonsten bliebe noch die Methode Ladungspumpe, wie sie Anja bis zum Exzeß vorführte: Beitrag "Re: Präzise Spannung unter 1V"
A. K. schrieb: > Nur muss man dann hochpräzise Widerstände verwenden. Wobei die Aussage "hochpräzise" genauso verwaschen ist, wie die Angabe "genau 1,65V". Letzteres liesse sich allerdings mit Hilfe eines Josephson-Normals verwirklichen. Dann wäre die Spannung genauso genau, wie die Definition der Einheit "Volt". :-) Gruss Harald
Den Kontext hatte Andreas K. mal erwähnt: ein 12-Bit ADC.
In erster Linie möchte ich versuchen, welche genauigkeiten ich Realisieren kann. sollte da die Referenz zum Flaschenhals werden, dann ist das so! Ich möchte mit meinen Fragen einfach den "besten" weg herausfinden. Danke
Warum müssen es unbedingt 1,65 V sein? Man könnte auch das Signal anpassen... Es wäre gut den verwendeten ADC und die Eingangsbeschaltung zu kennen.
Die 1,65V sind die Hälfte von 3,3V die mir ein LVTTL Ausgang zurück gibt. Wenn ich die 3,3V des TTL auf 3V begrenzen möchte, brauch ich wieder nen Spannungsteiler und einen Impedanzwandler um es vom Angeschlossenene Integrator zu entkoppeln. Das wären wieder viele Bauteile, für die eigentlich kein Platz da ist!
> ... um es vom Angeschlossenene Integrator zu entkoppeln
Was ist es so schwer daran, eine Skizze deiner geplanten Schaltung mit
Werten und allen anderen verfügbaren Angaben anzuhängen? Geht auch in
ASCII-Grafik oder als Bildchen.
Angehängte Dateien:
-
Testaufbau.PNG
7 KB
Nichts, es machts nur nicht einfacher ;) Es soll ein Delta Sigma an einem FPGA werden. Im Bild: Alles rechts der roten linie ist der FPGA Die Referenz von 1,65V benötige ich für "Vref" am Komparator im Bild
Es mag sein, dass ich da auf die Schnelle was übersehe, aber ... Deine Vref bildet nur den Schwellwert des Komparators, während die für die Wandlung zuständige "Vref" am Summationspunkt (R1, R2, C1) durch die 3,3 V bzw. 0 V gebildet werden. Somit bestimmen diese 3,3 V die Genauigkeit und den Wertebereich. Für Vref reicht dann auch ein Spannungsteiler oder eine beliebige, halbwegs konstante Spannung. Ist jemand anderer Meinung? Dann muß ich mich damit wohl noch mal ernsthaft beschäftigen.
Ja, Vref bildet die Schaltschwellen, ist Vref aber angenommen nur 1,6V entsteht ein Offset auf meinem Ergebniss. Schwankt Vref jetzt dauerhaft um einen Wert, so kann das allein schon das schaltverhalten des Komparators beeinflussen.
Bei zero-Ahnung wäre es vielleicht besser, du nimmst einen fertigen Wandler. Ist das ne Spielerei? So ein FPGA rauscht wie blöde und die Digitalfilter mußt du dann auch noch selber stricken. Bei deiner Referenz mußt du auch noch unterscheiden zwischen Kurzzeitstabilität und Langzeitdrift. Welche Wandlerrate willst du haben?
Wir können jetzt unterscheiden ob du mich angreifen, oder was sinnvolles beitragen möchtest! Über den Digitalfilter müssen wir uns erstmal keine Sorgen machen, der ist quasi schon implementiert! Ich möchte in einem ersten Schritt mit 10Mhz Abtasten. Spätere Versuchsaufbauten sollen dann aber evtl. noch höher gehen was die Abtastrate angeht!
http://www.intersil.com/content/dam/Intersil/documents/fn80/fn8091.pdf ISL21400 programmierbare (I2C) Spannungsreferenz
Ich bleibe dabei, du klingst nach Anfänger. Ich erkenne das schon daran, daß du einfach so mal rauscharm 10MHz sampeln willst. Wohlgemerkt, mit einer Stabilität von 12 Bit! Du hast 2. noch gar nicht gemerkt, daß ich bereits sinnvolles beitrug. Oder ignorierst es bzw. benutzt deine letzte Aussage nur als Provokation?? Wie auch immer, du hast dir deinen 'Nick' selber verpaßt. Das war nicht ich! Vielleicht muß ich es konkretisieren: Fertiges Bauelement benutzen, wenn es die Funktion bereits fertig gibt. Eigengestricktes, wenn es nicht von der Stange verfügbar ist. Falls du diesen Satz bereits verinnerlicht hast (So wie jeder langjähriger Entwickler), dann werden wir darüber nicht mehr diskutieren müssen. Ansonsten, lege ich dir nahe, es mindestens 3-mal zu lesen. Und dann widmen wir uns der Technik! Du brauchst als erstes einen externen rauscharmen Komparator. Vielleicht reicht dir auch geradeso einen der Iso-Wandler wie die von analog und TI. Bsp: http://www.analog.com/en/analog-to-digital-converters/isolated-ad-converters/ad7400a/products/product.html
Magnus M. schrieb: >> TLE2425 liefert "virtual ground", also U+ Halbe. > > Nein, er liefert 2,5V. Okay, ich meinte TLE2426. Und da ist VMIN mit 4 Volt spezifiziert...
Ja, was mögliche Referenzen angeht, so bin ich blutiger Anfänger, aber das ist jeder auf einem Gebiet, in dem er nicht jeden Tag unterwegs ist! Darum erhoffe ich mir hier ja Tips von Leuten, die Häufiger beruflich oder Privat mit ähnlichen Situationen zutun haben! Der in der gezeigten Schaltung verwendete Komparator steht stellvertretend für den LVDS Eingang des FPGA, da gibt es nichts dran zu rütteln. Theoretisch reicht ein Oversamplen um den Faktor 512 aus, um mit einem DS-Wandler erster Ordnung ein SNR von 75dB und somit 12bit zu realisieren. Damit wären bei fa=10Mhz bis zu 10khz Bandbreite für das Nutzsignal möglich! Und das ein Drift der Referenz unerwünscht für mein Vorhaben ist, habe ich vorruasgesetzt. Auf ein Fertiges Bauelement kann ich leider nicht zurück greifen, da der Wunsch besteht, mit möglichst wenigen Bauteilen die AD-Wandlung direkt an/auf dem FPGA zu realisieren.
Andreas K. schrieb: > Auf ein Fertiges Bauelement kann ich leider nicht zurück greifen, da der > Wunsch besteht, mit möglichst wenigen Bauteilen die AD-Wandlung direkt > an/auf dem FPGA zu realisieren. Der Wunsch von Dir oder von Deinem Professor? fchk
Andreas K. schrieb: > Ich möchte mit meinen Fragen einfach den "besten" weg herausfinden. In der zwischenzeit gibt es neue Spielzeuge von LT: Um genaue 3,3 V möglichst genau auf 1,65V zu teilen reicht ein LTC2053 im MSOP8-Gehäuse und etwas Hühnerfutter. (s. Seite 13 im Datenblatt). http://cds.linear.com/docs/Datasheet/2053syncfc.pdf Gruß Anja
Ok, dann mal eine pragmatisch einfache Lösung von einem Praktiker: Man nehme einen TLV431 und betrachte im Datenblatt Seite 9 Figure 2 Gespeist von einer guten Konstantspannung 3V oder 3,3V mit passendem Vorwiderstand als Voraussetzung. Dann R1 = 3,3k und R2 = 10K ergibt schon mal recht gute 1,65V. Klar, dass es hier auf gute Widerstände ankommt, mit niedrigem TK. Evtl Reichelt 0,1% TK25 oder zum 6fachen Preis TK10 bei Farnell bzw. HBE-Shop. Und wenn die 1,65V (gemessen) nicht genügend genau sind, parallel zum R1 oder zum R2 etwas hochohmiges zum Trimmen parallel schalten. Ist jetzt mal ein Ansatz mit recht wenigen Bauteilen. Kann sein, dass ich jetzt von Anja einen fundierten Satz heisse Ohren bekomme. Aber das hilft uns ggf. allen weiter.
Soweit mir bekannt, sind Referenzspannungsquellen, mit Laser abgeglichene Mal ausgenommen, recht ungenau. Das klingt in ersten Moment mal komisch, ist aber so. Allerdings ist das was aus den Teilen herauskommt, natürlich von Geldbeutel abhängig, sehr Stabil. Im Allgemeinen aber nur thermisch. Für eine entsprechend stabile Versorgung muss natürlich schon der Anwender sorgen. Oft ein konstanter Strom, manchmal eine Spannung. Und natürlich sind die Referenzen unbelastet am stabilsten. Wenn man also davon ausgeht, dass es eine Quelle mit "Deiner" Spannung nicht gibt, viele Nutzer aber recht niederohmig sind, hilft nur ein thermisch Stabiler OP, thermisch saubere Widerstände und, Du kommst wahrscheinlich nicht drum rum - ein Poti für die Nachkommastellen. Dass die elektrische Versorgung dabei nicht zu kurz kommen darf sollte selbstverständlich sein. Von diesem Punkt an, muss jeder selbst entscheiden wie genau es wirklich sein muss :-) Natürlich abhängig von elektrischen, monetären und räumlichen Bedingungen bzw. Möglichkeiten ;-)
Andreas K. schrieb: > Ja, was mögliche Referenzen angeht, so bin ich blutiger Anfänger, aber > das ist jeder auf einem Gebiet, in dem er nicht jeden Tag unterwegs ist! > Darum erhoffe ich mir hier ja Tips von Leuten, die Häufiger beruflich > oder Privat mit ähnlichen Situationen zutun haben! Du bist in Phase 2. Das ist da, wo man meint man könne nun als nicht mehr Neuling wirklich alles erreichen. Phase 3 ist die Erkenntnis, daß man schlicht bislang alles zu kurz sah und mehr oder weniger nichts wirklich weiß. > > Der in der gezeigten Schaltung verwendete Komparator steht > stellvertretend für den LVDS Eingang des FPGA, da gibt es nichts dran zu > rütteln. Habe ich schon verstanden. Du mußt deinen Kopf unbedingt durchsetzen. Das ist einfach wichtig im Leben!! Es zeigt, daß du ein willensstarker und später somit erfolgreicher Mensch sein wird. Spaß beiseite. Würde mich wundern, wenn das mit den Receivern machbar ist. Die sind für digitale Signale gedacht. Im FPGA wird mit jeder Kupfer-Layer gespart. Daher koppelt alles mit allem anderen auf dem Chip kunterbunt. Bei Digitalsignalen äußert sich das mangelhafte S/N nur durch schlechteres Jittern. Und da ist dann bei den üblichen Taktfrequenz sehr viel Luft. Es fällt daher kaum auf (wenn man nicht gerade diese Domän bearbeitet, wie die time-nuts z.B.). Aber mal sehen. Vergleich es doch mal mit dem sehr ähnlichen Konzept bei der ADC-Wandlung in der Propeller-CPU mittels derer Timer-Blöcke. > > Theoretisch reicht ein Oversamplen um den Faktor 512 aus, um mit einem > DS-Wandler erster Ordnung ein SNR von 75dB und somit 12bit zu > realisieren. > Damit wären bei fa=10Mhz bis zu 10khz Bandbreite für das Nutzsignal > möglich! > Dann würde mich das spätere Ergebnis interessieren. Also, ob du es erreicht hast. Deine Rechnung hat keinerlei Luft. Ich würde es mit einem externen Komparator und einem Wandler 2-Ordnung versuchen. Vorher aber dem Auftraggeber versuchen einen stinknormalen Wandler zu verkaufen. Bei 10KHz gibts da genug fertiges für kleines Geld.
Angehängte Dateien:
-
sd.png
27 KB
> ist Vref aber angenommen nur 1,6V entsteht ein Offset Da muß ich dir nun recht geben. In dieser Schaltung wirkt Vref am Komparator als virtueller Nullpunkt (*). Sinnvollerweise sollte daher auch die Eingangsspannung darauf bezogen werden. Der wirkliche Pferdefuß ist aber: > Komparator ... LVDS Eingang des FPGA ... nichts dran zu rütteln Bei einem (digitalen) Üebertragungsmedium möchte man einen gewissen Störabstand erreichen. Es gibt daher einen "Differential Input Voltage Threshold" [1], der sich beim Betrieb als Komparator in Form einer Hysterese bemerkbar machen wird. z.B. LVDS Receiver 40-200 mV [2] oder FPGA 200 mV [3] Eine kleine Hysterese ist für die Stabilität von Vorteil, aber das ist eindeutig zu viel. (*) Dessen Absolutwert schränkt nur den Eingangsspannungsbereich einseitig ein und ist, wenn zwischen den Kalibrierungsintervallen konstant, nicht ergebnisrelevant. Also z.B. Anjas Vorschlag (mit einer echten 3V-Referenz) als Vref, wobei die vollen 3V regelmäßig gemessen werden. [1] http://www.ti.com/lit/ug/slld009/slld009.pdf [2] http://www.analog.com/static/imported-files/data_sheets/ADN4666.pdf [3] http://www.xilinx.com/support/documentation/data_sheets/ds152.pdf
Den Offset könnte man eliminieren bzw. bei rein AC-Signal am Eingang auch einfach alleine durch Gegenkopplung ausgleichen lassen. Würde dann nur den Dynamikbereich belasten. Ich bin schonmal über einen LVDS-Receiver ohne Threshold gestolpert. Scheint aber eher die absolute Ausnahme. Eventuell kann man die Eingangskonfiguration des FPGA auch etwas passend umprogrammieren. Ein anderer Weg wäre ECL in Form eines differentiellen D-FF. Hat aber alles schöne nichtlineare Eingänge. Also wird wiederum ein kräftiger Treiber am Eingang benötigt. So wie man es auch bei den fertigen ADCs sieht. Es gibt nichts umsonst. Vielleicht einfach mal das bisherige Konzept kurz aufbauen und dem Cheffe vorführen, z.B. als Audio-Wandler. "Siehste Cheffe, das wird nix, klingt einfach nicht" ;-)
Hallo alle zusammen! und vielen Dank für eure zahlreichen Antworten. Es gibt bereits Konzepte, bei denen eine solche Wandlung auf einem FPGA realisiert wurde. Gänzlich neu ist diese Idee also nicht. Hier etwas ähnliches: http://www.eetimes.com/design/programmable-logic/4212273/How-to-implement--All-Digital--analog-to-digital-converters-in-FPGAs-and-ASICs Aber zum Thema Threshold: Ich habe versuchst den Integrator so auszulegen, dass ein genügend großes Delta in einer Taktperiode überschritten werden kann. Nutzt man einen Integrator mit großer Zeitkonstante kann es ja passieren, dass man sich häufig im Bereich der Threshold bewegt, verkleinert man aber die Zeitkonstante so sollte der Bereich weiträumig "umschwungen" werden. Generell gelten DS_Wandler kleiner Ordnugn 3 als Stabil. Eine recht einfache Lösung meines Problem besteht darin, nicht 3,3V TTL am FPGA abzugreifen sondern nur 3V TTL, damit kann ich Vref auf 1,5V legen. Hierzu gibt es dann auch eine Referenz Quelle. Allerdings wird damit der eingangsbereich noch kleiner!
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.