mikrocontroller.net

Forum: FPGA, VHDL & Co. MAX1000 Erfahrungen


Autor: Martin O. (ossi-2)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hat irgendjemand schon Erfahrungen mit diesem Board gemacht:
https://shop.trenz-electronic.de/de/Produkte/Trenz...

Autor: Aron A. (arone)
Datum:

Bewertung
0 lesenswert
nicht lesenswert

Autor: Steve B. (worstcase_ffm)
Datum:

Bewertung
1 lesenswert
nicht lesenswert
ausgepackt, gestaunt wie klein das Board ist, nen binary counter mit den 
8 LEDs ausprobiert, läuft. Seitdem liegt es auf dem Schreibtisch :-) Ok, 
kam auch erst Mitte der Woche an.

Autor: Martin O. (ossi-2)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
@Steve
Ich bin noch ein ziemlicher FPGA Neuling, daher ein paar Fragen:

Mit Welcher Software entwickelst Du für den MAX1000? Ist die frei 
verfügbar?

Benutzt Du Verilog oder VHDL?

Bist Du bei Deinem "binary Counter" von einem "Referenzdesign" 
ausgegangen, oder hast Du das Projekt ganz neu aufgesetz? Woher hast Du 
die Hardwarebeschreibung des Boards?

Autor: Lothar Miller (lkmiller) (Moderator) Benutzerseite
Datum:
Angehängte Dateien:

Bewertung
0 lesenswert
nicht lesenswert
Martin O. schrieb:
> Woher hast Du die Hardwarebeschreibung des Boards?
Siehe den Beitrag "Re: Pinübersicht max1000"

Dank der neuen, zu 90% weißen und tabletfreundlichen Weboberfläche 
findet man die Doku erst ziemlich weit unten. Im Screenshot auf der 
untersten Zeile...

: Bearbeitet durch Moderator
Autor: Martin O. (ossi-2)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Mit Hardwarebeschreibung meinte ich die Beschreibung in VHDL bzw Verilog 
bzw. ? Damit das Designtool weiss, welche Pins was für Funktionalitäten 
haben.
(Ok, ich hatte mich  unklar ausgedrückt.)

Autor: RekordHalter (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
das MAX1000 verwendet einen MAX10 FPGA von Altera/Intel. Dementsprechend 
kannst Du Quartus in der kostenfreien Variante zum Entwickeln nehmen.

Die Funktionalität (z.B. Bin Counter) und Deine Schnittstellen nach 
außen (Ports) beschreibst Du in VHDL (oder Verilog). Das Mapping 
zwischen den Ports und den GPIOs erfolgt dann über ein Constraints File, 
welches Du entweder über die Quartus GUI erstellen kannst oder auch über 
einen einfachen Texteditor.

Autor: No Y. (noy)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Windows oder Linux benutzt?
Arrow USB Blaster Treiber 2.0 oder 1.9?

Autor: chris (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Gibt es für das MAX1000 Board Beispielprogramme?
Wenn ich im Wiki suche, finde ich nichts:
https://wiki.trenz-electronic.de/display/PD/MAX100...
Außerdem würde ich gerne wissen, wie viel internes RAM das FPGA hat.

Autor: chris (Gast)
Datum:
Angehängte Dateien:

Bewertung
0 lesenswert
nicht lesenswert
Es scheint wohl ein 10M08 mit 378kBit Block Ram zu sein, das wären also
ca. 47kByte RAM.

Ausserdem 24 18x18 Multiplizierer, das könnte für ein wenig 
Signalverarbeitung reichen.

Autor: chris (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Obwohl das Board bei mir nach dem Einstecken mit "COM16" erscheint, muss 
man wohl einen extra Treiber zum Programmieren installieren:
https://wiki.trenz-electronic.de/display/PD/MAX100...

Autor: chris (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hier das Blink Programm mit den Pin Assigments
set_location_assignment PIN_A8 -to led
set_location_assignment PIN_H6 -to clk


Der On-Board-Clock ist 12MHz. Wie muss ich vorgehen, damit ich den 
internen ClK auf z.B. 50MHz bekomme?
LIBRARY ieee;
USE ieee.std_logic_1164.all;
USE ieee.numeric_std.all; -- needed for the '+' operator for SIGNED and UNSIGNED data type

ENTITY blinker IS
  PORT( 
      clk : in  STD_LOGIC;
      led : out STD_LOGIC
    );
END blinker;

ARCHITECTURE logic OF blinker IS

  SIGNAL clkCounter : UNSIGNED( 22 downto 0 );
      
BEGIN

  PROCESS(clk)
  BEGIN  
    IF rising_edge( clk ) THEN
      clkCounter <= clkCounter +1;
      led        <= clkCounter( 22 ); -- output the highest bit to the led
    END IF;
  END PROCESS;
  
END logic;

Autor: Markus F. (mfro)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
chris schrieb:
> Wie muss ich vorgehen, damit ich den
> internen ClK auf z.B. 50MHz bekomme?

Eine PLL instanzieren, die den entsprechenden Takt erzeugt:

IP Catalog -> Library -> Basic Functions -> PLL -> ALTPLL

: Bearbeitet durch User
Autor: Mar. Wa. (elektrowagi78) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
... und den richtigen Pin nehmen. Bei dem fest verdrahteten PCB von 
Trenz sollte das richtig gelöst sein. Es scheint aber FPGA-Spezis zu 
geben, die von der Thematik noch nichts gehört zu haben scheinen und den 
Takt einfach irgendwo draufgeben, wenn sie ein PCB bauen, wie man 
gestern in einem anderen Forum hat lesen dürfen. Dann wundern sich die 
Leute, warum man mit den PCBs nix anfangen kann und mal gleich 20 neue 
machen lassen muss.

Beim Max1000 scheint es kritisch zu sein mit der Taktverdrahtung.

Autor: chris (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Danke für die Antworten.
Wie oben beschrieben ist es
set_location_assignment PIN_H6 -to clk

Ich hoffe doch, das die Entwickler bei Trenz soweit gedacht haben, dass 
man diesen Pin für die PLL nehmen kann.
Ansonsten würde mir ein "quick hack" einfallen: einfach die 12MHz auf 
einen Pin raus routen und von dort wieder ein Kabel zu einem PLL fähigen 
Pin ziehen.

Autor: chris (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
>Eine PLL instanzieren, die den entsprechenden Takt erzeugt:
>IP Catalog -> Library -> Basic Functions -> PLL -> ALTPLL

Tja, wenn's so einfach wäre, könnte es ja jeder ...
Wenn ich auf auf

Tools -> IP-Catalog drücke passiert .... nichts.

Auf meiner Festplatte sehe ich, dass es einen Altera-Ordner mit IPs 
gibt:

../Altera/Quartus/ip/altera/altera_pll

Aber irgendwie scheint Quartus nichts von den IPs zu wissen.
Wo muss man das einstellen?

Autor: Sigi (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
chris schrieb:
> Aber irgendwie scheint Quartus nichts von den IPs zu wissen.
> Wo muss man das einstellen?

Ich habe auf meinem Rechner nicht die neuste Version,
bei älteren wird unter "Tools/MegaWizard PlugIn Manager"
eine DFialogbox geöffnet, der Rest ist mehr oder weniger
selbsterklärend.

Damit eine PLL zu erzeugen ist sehr einfach.

Autor: Martin O. (ossi-2)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Ich benutze die 12MHz des MEMS Oszillators auf dem MAX1000 als Referenz 
für eine PLL die 100MHz und 10MHz (zum PLL Test) erzeugt. Klappt gut....

Autor: chris (Gast)
Datum:
Angehängte Dateien:

Bewertung
0 lesenswert
nicht lesenswert
Sigi schrieb
>Ich habe auf meinem Rechner nicht die neuste Version,
>bei älteren wird unter "Tools/MegaWizard PlugIn Manager"

Danke, das ist schon mal ein Hinweis.
Unter Tools findet es sich zwar nicht, sondern dort muss man "Qsys" 
starten.
Wenn man in Qsys dann eine der IPs anklickt ( komischerweise sind die 
Altera-Pll IPs ausgegraut, dafür aber eine Avalon PLL anklickbar), 
öffnet sich dann der MegaWizard.

Ich kann die Avalon-Pll auswählen und konfigurieren, das Tool meckert 
aber die ganze Zeit, dass die Anschlüsse nicht verdrahtet sind.

Autor: Sigi (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
chris schrieb:
> Sigi schrieb
>>Ich habe auf meinem Rechner nicht die neuste Version,
>>bei älteren wird unter "Tools/MegaWizard PlugIn Manager"
>
> Danke, das ist schon mal ein Hinweis.

Ich habe bis jetzt kaum mit den neusten Quartus-Versionen
gearbeitet, ich sehe jetzt gerade, dass seit 14.x kein
MegaWizard mehr unterstützt wird. In Quartus Prime wird
es wie Oben schon von  Markus F. beschrieben gemacht
(sorry für meine Irreführung).

Schau mal im Quartus Handbuch nach, in der neusten Version
steht unter "Introduction to Altera® FPGA IP Cores" es ab
"1-12".

Btw. Die Verwendung unter Qsys impliziert iA ein Avalon
Bussystem, und das willst du in einer einfachen Anwendung
garantiert nicht.

Autor: chris (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
>Btw. Die Verwendung unter Qsys impliziert iA ein Avalon
>Bussystem, und das willst du in einer einfachen Anwendung
>garantiert nicht.

Ja, das scheint tatsächlich eine "Klick-Orgie" zu sein.
In diesem Video benutzen sie auch die PLL, da werden alle Schritte 
gezeigt:
https://www.youtube.com/watch?v=0oO1RFa-4Xk
Jetzt muss ich das nur noch für das "Blinky" hin kriegen.

Autor: chris (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Mit dem Video kann ich zwar einen Qsys-Block erzeugen, den ich 
vermutlich einfach in mein Top-Design einhängen kann, aber das Problem 
ist: er hat nur einen Reset- und Clk-Input, aber keinen Clk-Output und 
genau den bräuchte ich ja.
Hat irgend jemand eine Idee, wie ich in Qsys einen Output hinzufüge, den 
ich dann in mein Top-VHDL einbinden kann?

Autor: Sigi (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
chris schrieb:
> Hat irgend jemand eine Idee, wie ich in Qsys einen Output hinzufüge, den
> ich dann in mein Top-VHDL einbinden kann?

Da ich gerade eine ältere Version benutze hoffe ich
mal, dass ich dir nicht wieder falsche Infos gebe:
In Qsys erzeugst du eine PLL (aufpassen!, es gibt
verschiedene, nicht alle werden von allen Familien
unterstützt), bei mir ist es gerade eine ALTPLL
mit INCLK als CLK-Input und C0 als PLL-CLK-Output.

In der Spalte "Export" musst du in der C0-Zeile
einen Namen eintragen (=> Signal wird zu einem
Conduit-Signal, d.h. kann von der einbindenden
VHDL-Komponente benutzt werden). Damit sieht die
Qsys-Komponente evtl. wie folgt aus:
component unsaved is
port
(
  clk_clk       : in  std_logic := 'X'; -- clk
  reset_reset_n : in  std_logic := 'X'; -- reset_n
  pll_clk       : out std_logic         -- clk
);
end component unsaved;

Autor: Sigi (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Und noch sehr wichtig:
Trage in der Dialogbox zu deiner PLL
auf jeden Fall die korrekte Input-CLK-Frequenz
ein, sonst ist die Output-CLK-Frequenz nicht
korrekt.

Autor: chris (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
>In der Spalte "Export" musst du in der C0-Zeile
>einen Namen eintragen

Das war der Hinweis, der mir fehlte, danke :-)

! juhu, es blinkt yipp yipp juhu es blinkt mit 50MHz getaktet !

Autor: chris (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Jetzt habe ich die PLL mal auf 200MHz hoch gedreht.
Es blinkt immer noch ;-)
Ich nehme das Bit22 eines Zählers, die Leuchtdiode blinkt gemessen mit 
23.4Hz

Mal rechnen:
200MHz / 2^22 / 2 = 28.842
passt ;-)
Wie hoch kann ich wohl mit der PLL gehen?

Autor: chris (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
die Rechnung falsch abgeschrieben: Das richtige Rechenergebnis ist
23.842Hz

Autor: chris (Gast)
Datum:
Angehängte Dateien:

Bewertung
0 lesenswert
nicht lesenswert
Die Namensgebung der Anschlusspins des Boards scheint ein wenig an das 
Arduino-Pinning angelehnt ( D0..D14, AIN0..AIN7 ), auch die geringe Zahl 
der Anschlüsse.

Gibt es bestimmte Vorzugspins, wenn man z.B. eine SPI-Schnittstelle oder 
serielle Schnittstelle implementieren will?

Autor: chris (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Wenn ich das MAX1000 IOT Board mit dem Quartus Programmer programmiere, 
wird die Konfiguration nicht dauerhaft gespeichert.
Weiß jemand, was man tun muss, dass das FPGA nach dem Einschalten gleich 
los läuft?

Autor: chris (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hab's mittlerweile raus gefunden:
Man wählt das *.pof statt das *.sof file.

Da steckt viel sof-pof, ähh knoff hoff drinn ;-)

Autor: chris (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
>Arduino-Pinning angelehnt

Arrrgh ... es hat tatsächlich etwas Arduino-mässiges, nämlich eine 
idiotisches Pin-Rastermaß: Während die beiden langen Reihen gut in das 
2.54mm Rastermaß passen und damit auf ein gewöhnliche Prototypenplatine, 
ist die senkrechte dazu um 1.27mm versetzt :-(

Autor: Andi (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
chris schrieb:
> Die Namensgebung der Anschlusspins des Boards scheint ein wenig an das
> Arduino-Pinning angelehnt ( D0..D14, AIN0..AIN7 ), auch die geringe Zahl
> der Anschlüsse.

Es wird ja auch als kompatibel zum Arduino MKR-Standard beworben, der 
mit dem Arduino MKR1000 eingeführt wurde (He sogar der Name des Boards 
hat ja eine gewisse Ähnlichkeit - so ein Zufall).

Der Vorteil gegenüber einem eigenen Pin Layout ist halt, dass man schon 
vorhandene "Shields" und Prototypen Boards verwenden kann (siehe die 
Angebote zu MKR1000 bei Arduino). Aber dieser neue Standard scheint sich 
nicht so richtig durchzusetzen.

Andi

Autor: Bitwurschtler (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
chris schrieb:
> Arrrgh ... es hat tatsächlich etwas Arduino-mässiges, nämlich eine
> idiotisches Pin-Rastermaß: Während die beiden langen Reihen gut in das
> 2.54mm Rastermaß passen und damit auf ein gewöhnliche Prototypenplatine,
> ist die senkrechte dazu um 1.27mm versetzt :-(

Die es ja auch nicht fürs steckbrett sondern für Pmod gedacht, also eine 
abgewinkelte Stiftleiste für (seitliche) Ansteckmodule bzw. über 
Flachbandkabel angeschlossene. 
http://store.digilentinc.com/pmod-modules/

Autor: C. A. Rotwang (Gast)
Datum:
Angehängte Dateien:

Bewertung
0 lesenswert
nicht lesenswert
chris schrieb:
>>Arduino-Pinning angelehnt
>
> Arrrgh ... es hat tatsächlich etwas Arduino-mässiges, nämlich eine
> idiotisches Pin-Rastermaß: Während die beiden langen Reihen gut in das
> 2.54mm Rastermaß passen und damit auf ein gewöhnliche Prototypenplatine,
> ist die senkrechte dazu um 1.27mm versetzt :-(

Ist vielleicht Absicht, weil ein Steckbrett an dieser stelle einen 
Kurzschluss zwischen 3V3 und GND auf dem PMOD verursachen wurde. Anbei 
mit aufgelöteteten Anschluss fürs Pmod da würds wohl deutlich das die 
kurze Leiste nicht fürs Steckbrett gedacht ist.

Autor: chris (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Steckbretter verwende ich eher selten, weil es dort oft Wackelkontakte 
gibt.
Lieber löte ich ein paar Buchsenleisten auf eine Lochrasterplatine und 
stecke dann das FPGA-Board auf die Platine.
Auf diese Prototypenplatine löte ich dann noch die restliche Peripherie, 
sodass das Ganze relativ stabil wird.

Wenn ich das mit den Maßen vorher gemerkt hätte, hätte ich den 
PMOD-Stecker auch oben drauf gelötet. Aber jetzt ist es zu spät und wenn 
es jetzt entlötet würde, könnten die Pins ausreisen. Deshalb lasse ich 
es jetzt mal so und ärgere mich lieber noch ein wenig ;-)

Autor: Martin O. (ossi-2)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Mal ne Frage: Wie erzeugt ihr ein RESET Signal für euer Design auf dem 
MAX1000 Board ?

Autor: chris (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Im Moment mache ich den Reset einfach über einen "Powercylce".
Aber bei mir hängt das Board sowieso an einem MC. Ich werde wohl 
demnächst eine Reset Leitung vom MC zum FPGA ziehen.

Autor: C. A. Rotwang (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
chris schrieb:

> Wenn ich das mit den Maßen vorher gemerkt hätte, hätte ich den
> PMOD-Stecker auch oben drauf gelötet. Aber jetzt ist es zu spät und wenn
> es jetzt entlötet würde, könnten die Pins ausreisen. Deshalb lasse ich
> es jetzt mal so und ärgere mich lieber noch ein wenig ;-)

Kenn ich, da grübelt man stundenlang wie man möglichst "schmerzfrei" 
seine Hardwareumgebung ans board bekommt und kaum ist der Lötkolben 
kalt, weiss man wie man es besser gemacht hätte :-0 - da vermisst man 
ein paar Kit-aufbau Tipps und -Anleitungen vom boardhersteller. 
Wenigstens ist das board nicht so teuer, als dass man nicht eine neues 
kaufen kann.

Steckbretter nutze ich auch kaum, löte die Evalboards aber auch nicht 
als Ganzes auf ein Lochraster fest. Dann schon eher eine kleine 
Lochraster als eine Art modul die dann mit Patchwires, Flachbandkabel an 
das Evalboard gesteckt wird.

Autor: chris (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
>Wenigstens ist das board nicht so teuer, als dass man nicht eine neues
>kaufen kann.

Da habe ich hier gerade was entdeckt:
http://gnarlygrey.atspace.cc/development-platform.html
Der Preis scheint extrem günstig. Könnte man mit dem Board was anfangen?

Autor: Andi (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
chris schrieb:
> Da habe ich hier gerade was entdeckt:
> http://gnarlygrey.atspace.cc/development-platform.html
> Der Preis scheint extrem günstig. Könnte man mit dem Board was anfangen?

Ich habe inzwischen 3 davon, man kann also schon was anfangen damit.
ABER das Layout und die Qualität des Platinchens ist schrecklich. Du 
musst ein paar Stützkondensatoren selber dazubasteln, vor allem den 
fehlenden an der PLL Versorgungsspannung, sonst ist die PLL mehr ein 
Zufallsgenerator.
Ausserdem ist kein Programmieradapter drauf, man kann ein FT2232 
Breakoutboard verwenden, oder einen RasPi, auf dem man aber nicht 
entwickeln kann, da die IceCube Software nicht auf ARM läuft.
Hier schildern andere ihre Erfahrungen:
https://www.element14.com/community/groups/fpga-gr...

Die IDE (IceCube 2) für die ICE40 FPGAs ist viel einfacher gehalten als 
Diamond oder Quartus, was ich aber eigentlich mag. Man braucht halt 
einen externen Editor um eingermassen komfortabel arbeiten zu können.

Die UltraPlus FPGAs sind nach meiner Erfahrung etwa 3 mal langsamer als 
MachXO2 oder Cyclone, sind ja auch auf minimalen Stromverbrauch 
getrimmt.
IceCube2 gibt zum Timing falsche, viel zu optimistische Ergebnisse. Oder 
vielleicht sind die FPGAs auf dem Board irgendwelche Vorserien Chips, 
die zu langsam laufen. Denn eigentlich sind die Chips noch gar nicht 
erhältlich, und der Preis eines Chips ist etwa gleich hoch wie das ganze 
UPDuino Board.

Trotz all den Problemen spiele ich seit 3 Wochen fast täglich damit 
herum, die 5k LUTs, das 128kByte grosse Ram und die 8 DSP Blöcke dieses 
QFN48 FPGAs zu dem Preis sind einfach zu verlockend.

Andi

Autor: chris (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Danke für den sehr informativen Beitrag.
Ich habe hier mal einen neuen Thread zum Board angefangen:
Beitrag "Gnarly Grey low cost 5.3KLuts UltraPlus"

Autor: Marian M. (mrhat2010)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Dumme Frage an den Thread:
Hat eigentlich schon jemand die Rev02 unter Linux zum laufen gebracht? 
Bzw weiß einer von euch mehr zum Stand der Treiberentwicklung bei Trenz 
(oder Arrow, bin mir etwas unsicher von wem jetzt eigentlich das Board 
genau ist).

Autor: No Y. (noy)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Ja ich,
nimm den 1.9 Treiber der Rev.1/0
Musst dann noch die Konfiguration des FTDI ändern.
In dem anderen Max1000 Thread hier im Forum hat jemand nettes die 
Konfiguration für ftprog von der Rev.1 hochgeladen.
Also:
1. Konfiguration aus dem anderen Thread holen
2. FTDI umflashen (ftprog unter wine oder anders..)
3. Linux Treiber der Rev.1 verwenden

=Läuft wunderbar...

Autor: No Y. (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Achja wäre super wenn jemand die Konfiguration (ftprog) der Rev.2 noch 
auslesen könnte und hier hochladen. Dann kann man, wenn der neue Treiber 
endlich da ist, einfach wieder zurückwechseln bzw. dann auch diesen 
verwenden.

Ich hab es nämlich verpennt...

Autor: chris (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Mittlerweile gibt es im Forum von Trenz ein paar Beispiele für das 
Max1000 Board.

Hier das Wasserwagenbeispiel, welches den Beschleunigungssensor benutzt:
https://forum.trenz-electronic.de/index.php/topic,759.0.html

Am Einfachsten scheint es wohl gewesen zu sein, eine NIOS MCU zu 
implementieren und das Ganze mit einem Prozessor zu machen.

Ich habe die Files mal ein wenig durchstöbert. Wo finde ich denn den 'C' 
die bei dem Beispiel auf dem NIOS laufen?

Autor: Markus F. (mfro)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
chris schrieb:
> Wo finde ich denn den 'C'
> die bei dem Beispiel auf dem NIOS laufen?

wie wär's mit dem Inhalt von "software.zip"?

Autor: Gustl Buheitel (-gb-)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hier 
Beitrag "Re: FPGA IoT Maker Board" 
ist meine VHDL Wasserwaage.

Autor: Martin O. (ossi-2)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Ich habe jetzt aus den Beispielen von Trenz das Nios-Tutorial 
erfolgreich absolviert, ich fand es ziemlich gut und präzise gemacht.

Nun weiss ich, wie ich Blöcke mit dem Qsys Tool "zusammenklicke", aber 
mir ist noch nicht klar, wie ich eigene VHDL/VERILOG Module an den 
NIOS-Core anhänge. Ich finde bei der Qsys-Klickerei wird einem nicht 
ganz klar, was ich im Hintergrund eigentlich wirklich abspielt.

Kann man den NIOS-Core eigentlich auch (suzusagen bare metal) direkt in 
VHDL oder VERILOG instanziieren? Wenn ja, wo steht beschrieben wie es 
geht?

Beitrag #5218392 wurde von einem Moderator gelöscht.
Autor: Noy (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Weiß jemand ob es irgendwo ein MKR2UNO Adapter für weniger als 20€ gibt? 
Am liebsten mit Schaltregler  statt dem dicken LDO.
Oder muss ich selber eins machen?
Bzw. Hat jemand schon eines gemacht ?

Autor: Noy (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Warum wurde mein 1. Beitrag gelöscht?
Ohne Begründung etwas schwer zu verstehen was man korrigieren soll.

Autor: Lothar Miller (lkmiller) (Moderator) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Noy schrieb:
> Warum wurde mein 1. Beitrag gelöscht?
Sorry, war ein Irrtum....  :-/

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.