Verilog vs VHDL

Hier unten stehen ein paar Links, vielleicht ist was dabei:
http://www.mikrocontroller.net/articles/VHDL

Ich habe gehört, Verilog sei in USA bekannter, scheint aber beides etwa 
gleichwertig zu sein.

Für weiterführende Links kannst du hier schauen:

http://www.mikrocontroller.net/articles/Hardwarebeschreibungssprachen

Das ist das als wenn du nach dem Unterschied zwischen C und Pascal 
fragst ;). Ansonsten solltest du dich erstmal nur in eine Sprache 
einarbeiten (du wirst da so schon genug Probleme haben). Falls du dich 
in Europa befindest, dann würde ich dir VHDL empfehlen. Ist hier einfach 
weiter verbreitet.

Das es sich um unterschiedliche Sprachen handelt, ist mir schon klar :)
Habe mich bloss gewundert, als ich auf Xilinx-page Verilog Projekte 
gesehen habe. Das hat mich verwirrt, da für mich zum FPGA -> VHDL 
gehört. Und deswegen kam die Frage auf. Aber wenn die Aussagen vom 
Christoph Kessler stimmen soll, hat es sich für mich erledigt :)

VHDL und Verilog 2001 nehmen sich von der Mächtigkeit her nichts.

Verilog hat (genau wie VHDL) eine ältere (1995) und eine jüngere (2001) 
Version, von VHDL wird inziwschen fast nur noch die 1993er benutzt. 
Problem ist manchmal, dass manche Tools nur Verilog 95 unterstützen, was 
nicht ganz so komfortabel in der Beschreibung ist.
In Verilog (2001) lässt sich gegenüber VHDL vieles kürzer (vom reinen 
Quellcode her) beschreiben, damit allerdings auch kryptischer und für 
Anfänger etwas unübersichtlicher. VHDL halte ich für etwas sauberer, in 
Verilog muss man halt manchmal etwas mehr aufpassen, was man macht. Ein 
nettes Feature von VHDL ist die Typendefinition, welche Verilog nicht 
bietet (diese Typen sind allerdings natürlich real in Hardware unnötig 
aber machen das ganze übersichtlicher).
Verilog ist auf dem amerikanischen und japanischen Sektor mehr 
verbreitet, VHDL in Europa. Amerikanische Firmen wie AMD mit Firmen in 
Deutschland beschreiben ihre Hardware auch hierzulande mit Verilog.

Wenn man sich einmal in eine Hardwarebeschreibungssprache reingedacht 
hat, ist der Umstieg auf die andere eigentlich nicht so schwer.

@  Florian Demski (code-wiz)

>Schnell ein Projekt angelegt und siehe da, was nimmt man nun, Verilog
>oder VHDL? Wenn ich die Informationen hier auf dieser Seite richtig

Das was man kann.

>verstanden habe, ist VHDL aus Verilog entstanden. Dann ist VHDL die

Mehr oder weniger.

>neuere Geschichte?

Jain. Geht zurück bis 1983 und davor.

> Ist das ganze abwärtskompatibel?

Nein.

> Ähneln sich die Sprachen?

Ja.

> Was kann man mit dem einen, was man mit dem anderen nicht
>kann?

Einiges. VHDL bietet AFAIK mehr Möglichkeiten um regelmässige 
Hardwarestrukturen zu beschreiben.

> Ich habe im Netz einen Vergleich gefunden, werde aber nicht
>wirklich schlau daraus. Bis jetzt habe ich mir noch nicht mit CPLDs bzw.
>FPGAs beschäftigt, habe aber beides hier als Evalboards herumliegen und
>wollte das nun auch einmal nutzen.

In Europa ist VHDL weit verbreitet, in Nordamerika Verilog.

>Die Frage ist, was sollte ich nun verwenden und weshalb?

Ich würde VHDL empfehlen.

>Ich würde mich durchaus als in der Lage sehen, das, was ich umsetzen
>möchte, auch komplett mit CMOS bzw. TTL-Bausteinen aufzubauen (mit genug
>Zeit wohl auch eine komplette CPU, wenn denn genug Platz und Geld da
>wäre); ich möchte also kein 'Basic' für CPLDs/FPGA, sondern schon eher C
>oder Assembler. Der Vergleich hinkt aber wahrscheinlich.

Sowohl Verilog als auch VHDL kann man auf "Assemblerebene" als auch 
"C-Ebene" benutzen.

>- Haben CPLDs/FPGAs auch interne Taktquellen oder wird dafür
>ausschließlich ein externer Takt verwendet?

Nur exteren Taktquellen. Irgendwelche wilden Ringoszillatoren sollte man 
nicht bauen.

>- Werden die (nennen wir es einmal) Programme per JTAG permanent im
>Baustein gespeichert oder müssen diese nach jedem Reset erneut geladen
>werden?

CPLDs sind nonvolatile, die Programmierung bleibt nach einem Power-Down 
erhalten. Die meisten FPGAs sind volatile, weil auf SRAM basierend. Dort 
muss nach jedem Power-up die Konfigutration neu geladen werden. Entweder 
über einen angeschlossenen Konfigurationsspeicher oder per PC und JTAG 
Adapter.

>Falls permament gespeichert: Ich habe jetzt auf Anhieb keine Chips
>gefunden, bei denen zwischen OTP und mehrfachem Beschreiben
>unterschieden wird. Vermutlich können die dann prinzipbedingt alle
>entweder einfach oder mehrfach (vermutlich mehrfach) beschrieben werden.

OTPs gibt es bei CPLDs nicht (mehr?). Alles FLASH/EEPROM basierend.

>- Auf den ersten Blick sieht es so aus, als wenn diese Bausteine häufig
>mit sehr geringen Spannungen arbeiten. Vermutlich gibt es dann auch

Im Kern ja, bis runter auf 1.2V. Die IOs arbeiten mit 1.5 ... 3.3V.
Die neueren Baustein vertragen KEINE 5V mehr an den IOs, dort müssen 
dann Pegelwandler her. Etwas "ältere" FPGAs sind dort von Vorteil, z.B. 
Spartan-II von Xilinx.

>Ich hoffe, Euch mit diesen letzteren Fragen nicht zu belästigen, da ich

Solche Fragen sind der Sinn dieses Forums. Da muss man sich nicht 
entschuldigen.

MfG
Falk

@ Florian Demski (code-wiz)

>Die Wiederverwendbarkeit von Code ist natürlich ein wichtiger Faktor.

Der ist mit beiden Sprachen gegeben. Ich meinte was anderes.

>Inwiefern existieren denn dort gravierende Unterschiede? Wie gesagt, mit

AFAIK keine.

>> In Europa ist VHDL weit verbreitet, in Nordamerika Verilog.
>> Ich würde VHDL empfehlen.

>Das ist also eine Glaubenssache.

Ja.

> Mit dem Ergebnis hat das vermutlich nichts zu tun, also das 'kompilierte
>Programm' aus VHDL oder Verilog wird wohl eher nicht besser oder
>schlechter sein, da man ja so oder so das Laufzeitverhalten selbt
>beeinflusst (stelle ich mir zumindest vor).

Ja.

>Den für das benutzen des externen Konfigurationsspeichers notwendigen
>ode und das notwendige Interface werden die FPGAs ja dann schon
>eingeimpft haben. Werden Die Daten aus dem externen Speicher einmalig

Ja, da braucht man gar nix machen, nur einfach anschliessen, fertig.

>eingelesen (beim Start) oder permanent während der Ausführung? Falls das

Einmal beim Start.

>beim Start passiert, wie lange dauert das dann, bis der FPGA nach dem
>Reset konfiguriert ist und werden bis dahin nicht ggf. schon
>irgendwelche Zustände an den Pins anliegen? Falls das permanent

Je nach Typ und Anbindung (1 Bit seriell oder 8 Bit parallel) zwischn 
1...100ms. Hmmm mal rechnen. Ein kleiner FPGA hat sagen wir mal 300.000 
Bit Konfigurationsdaten. Bei 10 MHz und seriellem Anschluss dauert das 
dann ~30ms.

p>assiert, hat dann nicht auch die Geschwindigkeit des Speichers einen
>Einfluss auf das Laufzeitverhalten des FPGAs? Wenn ich jetzt irgendeinen

Nein!

>Flashbaustein dafür nehme, frage ich mich, ob ich dann tatsächlich noch
>mit 100 MHz oder mehr an meinem FPGA arbeiten kann. Ich sehe gerade,
>dass Xilinx spezielle Speicher dafür anbietet, die allerdings eine
>Geschwindigkeit von 'nur' 33 MHz aufweisen.

Nicht alles in einen Topf werfen! Die geschwindigkeit des 
Konfigurationsspeicher hat mit der Geschwindigkeit des FPGA-Designs 
NICHTS zu tun. Du kannst das FPGa auch mit 100Hz konfigurieren und dann 
einen 200 MHz Zähler laufen lassen.

>So nochmal parallel das Datenblatt überflogen. Das scheinen wohl
>serielle EPROMS zu sein, die beim Start einmalig eingelesen werden. Da

Ja.

>steht für X3CS1000 eine Dateigröße von 3,233,488 Bytes und bei den

Das sind sicher BIT, nicht BYTE!

>Timings stand, dass sogar nur 20 MHz verwendet werden. Überschlägig sind
>das also 3233488 * 8 / 20E6 Hz ~ 1,3s. Der Wert erscheint mir ein wenig
>hoch.

Richtig, die Zeit ist um den Faktor 8 geringer, gerade mal ~160ms.

>Was wären denn die gängigen Pegelwandler, die - sagen wir mal - 32
>bidirektionale Ports zur Verfügung stellen und mit den Frequenzen auch
>klarkommen? Klar, zum Basteln kann man sich auch mit Spannungsteilern

Hab ich im Moment nicht auf Lager.

Pegelwandler

>Ich sehe das in den anderen Foren hier häufiger, wie schnell bei der x.
>Frage zum Thema Widerstandberechnung für LEDs oder Tastenabfragung mit
>einem AVR gerne mit einer leichten Überheblichkeit immer wieder an die
>Suchfunktion verwiesen wird. Da für das Thema CPLD/FPGA meine Fragen

;-) Naja, irgendwann ist man auch mal genervt.

MFG
Falk

VHDL wird mit ADA verglichen, Verilog mit C...

Soweit ich weiss, kannst du auch einem Case-Konstrukt einen Namen 
verpassen, zB:

1

Name : case ...

2

...

3

end case Name;

Genauso funktioniert auch

1

entity Name is

2

...

3

end entity Name;

Ich würde als Anfänger Verlog nehmen. Habe selbst mit VHDL angefangen, 
da kann man aber viel besser als in Verilog riesige Strukturen in einer 
Zeile aufbauen, vor allem, wenn man aus der PC Programmierecke kommt.

Das Dumme ist, dass man dann alles simuliert und verifiziert hat und 
denn merkt, dass der Gatecount explodiert.

Bei Verilog muss man für solche Strukturen schon mal ein bischen mehr 
schreiben, da merkt man eher, was man anrichtet.

Das gilt auch für die ganzen Typenstrukturen etc. die man in VHDL machen 
kann, die dann aber doch auf ganz normale Einsen und Nullen umgesetzt 
werden müssen.

Ausserdem fand ich das ganze Aufsetzen bei VHDL (mit den Bibliotheken 
und was es alles gibt) als Anfänger ziemlich bescheiden. Ist zwar toll, 
wenn es an grosse Projekte geht, aber bis  man das erst am Laufen hat...

Gruss
Axel

@ Axel (Gast)

>Das Dumme ist, dass man dann alles simuliert und verifiziert hat und
>denn merkt, dass der Gatecount explodiert.

???

>Bei Verilog muss man für solche Strukturen schon mal ein bischen mehr
>schreiben, da merkt man eher, was man anrichtet.

Naja.

>Das gilt auch für die ganzen Typenstrukturen etc. die man in VHDL machen
>kann, die dann aber doch auf ganz normale Einsen und Nullen umgesetzt
>werden müssen.

KANN, man muss aber nicht. Schon gar nicht als Anfänger.

>Ausserdem fand ich das ganze Aufsetzen bei VHDL (mit den Bibliotheken
>und was es alles gibt) als Anfänger ziemlich bescheiden. Ist zwar toll,
>wenn es an grosse Projekte geht, aber bis  man das erst am Laufen hat...

Was gibt es denn da "aufzusetzen"? Die drei Zeilen für die Nutzung der 
Standardbibliotheken sind in den Templates schon drin. Das wars.

MFG
Falk

"Verilog ist auch nicht so problemeatisch wenn man eh als Programmierer 
sich in Boolscher Algebra und formaler Syntax auskennt. Allerdings ist 
letzeres eben nicht mehr der Standard.  Viele Neulinge in der 
Programmierung haben gerade damit ihre Schwäche."

Ja, und das ist genau das Problem. Denn VHDL umgeht das tatsächlich sehr 
gut, was dazu führt, dass die Leute im Prinzip PC Programme in VHDL 
schreiben.

Nur, daß bei einem PC Programm ein paar Integeradditionen in einer 
Schleife nichts kosten, während das in VHDL schnell mal ein paar tausend 
Gatter extra sind. Die sind mit ein bischen Nachdenken in boolscher 
Algebra oft nicht nötig und die Compiler könnnen das auch nicht 
hinoptimieren, weil sie die Idee  dahinter nicht verstehen. Das gilt im 
Prinzip natürlich auch für Verilog, nur, wie Du schon richtig schriebst, 
führt Verilog eher dazu, mal in diese Richtung zu denken, während VHDL 
da mit seinem mächtigen Sprachumfang eher zur Faulheit erzieht.

Ich have lange Zeit Diplomanten betreut, die mit VHDL/Verilog ihre 
ersten "produktiven" Erfahrungen gemacht haben. Die haben sich zwar in 
VHDL schneller eingearbeitet, aber sinnvolle Resultate (im Sinne von 
tatsächlich in Hardware umsetzbar) gab es schneller in Verilog.

Und im Gegensatz zum PC, wo man zur Not auch mal swappen kann, muss ein 
grösserer FPGA/ASIC meist teuer bezahlt werden.

Gruss
Axel

wär schön, wenn du mal ein paar links zu solchen chdl lernunterlagen 
posten könntest, ich bin nämlich noch ganz am anfang von VHDL, und hab 
immernochnicht DAS für mich geeignete tut/handbuch gefunden

vielen dank!

hab jetzt die einführung durch, und bin schon in der lage einfache 
module zu schreiben, das ding gefällt mir ;)

andere tuts hab ich schon durch und weis immernochnicht was die mir da 
erzählen wollten

Hallo zusammen, der Thread hier ist schon etwas älter, wie sieht es mehr 
als 10 Jahre später aus?
Ist VHDL in Europa immer noch mehr verbreitet oder hat sich hier Verilog 
durchgesetzt?
Würde gerne mit einer der Sprachen einsteigen welche würdet ihr mir 
empfehlen?
Generelle kann man ja mit deinen alles machen.
Würde gerne mit einem Altera MAX10 einsteigen.

DNS schrieb:
> Hallo zusammen, der Thread hier ist schon etwas älter, wie sieht es mehr
> als 10 Jahre später aus?
Unverändert
> Ist VHDL in Europa immer noch mehr verbreitet oder hat sich hier Verilog
> durchgesetzt?
Ja
> Würde gerne mit einer der Sprachen einsteigen welche würdet ihr mir
> empfehlen?
Zum Einstieg lern Digitale Schaltungstechnik, dann modellier das in 
Verilog.
Anschliessend überlegst du dir ne gescheite Testbench, die schreibste in 
VHDL.
> Generelle kann man ja mit deinen alles machen.
Das ist generell falsch.

DNS schrieb:
> Ist VHDL in Europa immer noch mehr verbreitet oder hat sich hier Verilog
> durchgesetzt?

Im FPGA-Bereich (zumindest für kleine und mittelgroße Designs) wird 
vorwiegend VHDL verwendet, im ASIC-Design SystemVerilog wegen der 
ausgeprägten Verifikationsmethoden (Obejektorientert, UVM usw). Verilog 
(ohne System-) ist ziemlich weg vom Fenster, oder zumindest auf dem 
absteigenden Ast. Im Vergleich Verilog<>VHDL hat VHDL klar die Nase 
vorne seit einigen Jahren (bei Systemverilog sieht es wieder etwas 
anders aus, obwohl VHDL hier auch aufholt).

Für den FPGA-Einstieg würde ich dir VHDL empfehlen, da gibt es eine 
größere Community als für SV. Wenn du mal das Prinzip einer HDL 
verstanden hast (und keine VHDL-Programme mehr schreibst sondern 
VHDL-Designs), dann kannst du relativ leicht auf eine der 
Verilog-Sprachen umsteigen.

Noch eine Anmerkung zu dem eigentlichen Groundhog-Day-Thema:
In Verilog kann man sich wunderbar (und immer wieder gesehen) mit 
impliziter Bit-Arithmetik ins Knie schiessen, der Klassiker ist sowas 
(wenn man das casting per $signed vergisst):

1

reg        [3:0] x;

2

reg signed [4:0] y;

3

reg signed [5:0] q;

4

..

5

6

q <= x + y

VHDL ist diesbezüglich strenger und viel mächtiger, allerdings verliert 
sich dieser Vorteil schnell wieder in viel Aerger, wenn die 
Synthesetools das nicht sauber unterstützen.

Leider gibt es auch immer noch einige Hersteller (wie Lattice 
Semiconductor), die ihre Simulationsmodelle teils nicht in VHDL 
ausliefern (in der Annahme, dass man einen Mixed-Language-Simulator 
verwendet).

Wie man's dreht und wendet, Verilog sowohl als VHDL sollte man lesen 
können.
Für komplexere Designs wird es mit beiden mühsam, aber mit VHDL lässt 
sich mehr Ordnung halten, siehe dazu auch die "structured VHDL" Methode 
nach Gaisler.

Fitzebutze schrieb:
> Leider gibt es auch immer noch einige Hersteller (wie Lattice
> Semiconductor), die ihre Simulationsmodelle teils nicht in VHDL
> ausliefern (in der Annahme, dass man einen Mixed-Language-Simulator
> verwendet).

Immer mehr statt immer noch. Intel liefert neue Cores nur noch in 
Verilog und auch das Interconnect das deren Platform Designer generiert 
braucht Verilog. Und bei manchen Cores ist bei Upgrades auch schon VHDL 
weggefallen.

No Y. schrieb:
> Interessant... Passt dann aber nicht gerade zu "Verilog ist weg vom
> Fenster"..

Ich muss mich korrigieren, es ist ein Mix aus Verilog und SystemVerilog. 
Intel fasst das aber bei der Generierung unter Verilog zusammen.

No Y. schrieb:
> Ah gerade gesehen Chu gibts auch mit Systemverilog und leider
> Xilinx..hmmm geht bestimmt auch mit Altera...?

SystemVerilog in den Varianten 2005, 2009 und 2012.

Unabhängig von der gewählten Sprache zeichnen sich guten Quelltexte 
durch die selben Eigenschaften aus:

-sinnvolle und klare Strukturierung: bei FPGA beispielsweise: 
Eingangsbuffer und vorverarbeitung(i.e. edge detect) steuerpath (FSM) 
ausgangstufe (bufferung)

-beschreibende Signalnamen

-konsequentes Durchhalten minimaler Styleguide, Formatierung

-erläuternde Kommentare zu interface und Funktionen

-Revisionsinfo (Author, letzte Änderung, toolchain projekt) im Header

-passendes Konzept (typen, verwendete Grundfunktion/Logicelemente)

Daher gibt es Autoren, die die Sourcedatei erst mit Kommentarzeilen (als 
eine Art Implementierungsspec.) befüllen um anschließend die Kommentare 
in VHDL,Verilog oder what ever zu vollenden.

Insofern ist die Frage ob VHDL oder Verilog zweckfrei, ein 'Unkundiger' 
wird in allen Sprachen scheitern.

Wenn man es als Hobby macht, denke ich, ist die Sprache egal. Wenn man 
es beruflich macht, kommt es auf die Region an. Ich habe 'schon' bei 
drei Arbeitgebern mit FPGAs entwickelt und bei allen wurde nur VHDl 
benutzt. Da war mit Verilog gar nichts.
Wenn man ziemlich sicher weiß, dass man in Zukunft zum Beispiel in den 
USA arbeiten wird, hat entsprechend eher Verilog Vorteile.

Am Anfang mochte ich VHDL wegen der Syntax auch nicht, aber man gewöhnt 
sich daran. Inzwischen stört es mich nicht mehr. Da finde ich eher die 
Verilogsyntax kryptisch und unübersichtlich. Früher war es genau 
umgekehrt.

Meiner Meinung nach sollte man nicht wegen Vorlieben bei der Syntax eine 
Sprache auswählen, denn die spielt nach etwas Eingewöhnungszeit keine 
Rolle mehr.

Was ich mal gehört habe ist, dass Verilog tendenziell eher in Richtung 
Hochsprache geht, während VHDL tendenziell näher an der Hardware dran 
ist. Aber wenn das überhaupt stimmt, ist das nur marginal.

Dussel schrieb:
> Was ich mal gehört habe ist, dass Verilog tendenziell eher in Richtung
> Hochsprache geht, während VHDL tendenziell näher an der Hardware dran
> ist.
Umgekehrt laut dieser Quelle: 
https://www.fpga4student.com/2017/08/verilog-vs-vhdl-explain-by-example.html

No Y. schrieb:
> Was wäre denn ein gutes Verilog / Systemverilog Buch? Wie gesagt mit
> Altera Bezug wäre nett aber kein muss. Hab halt dazu ein paar Boards
> hier.


Nimm ein Tutorial bspw.:
https://www.intel.com/content/dam/altera-www/global/en_US/uploads/5/5e/BeMicroM10_Embedded_System_Lab.pdf

Falls Du dich wunderst das da sowenig Code-beispiele sind - ja das ist 
bei FPGA Nebensache. Primär muss man verstehen was digitale 
Schaltungstechnik ist, wie es im jeweiligen FPGA 'innen' aussoeht und 
wie die jeweilige toolchain funktioniert.

Markus K. schrieb:
> Vielleicht kann google Trends noch dazu beitragen, die Frage nach der
> Verbreitung zu klären.

Naja, dann kann man auch bei TIOBE nachschlagen (VHDL #42, Verilog 
irgendwo zwischen 50 und 101): https://www.tiobe.com/tiobe-index/

Oder bem IEEE-Spectrum, bei Embedded: Verilog #8, VHDL #9
https://spectrum.ieee.org/ns/IEEE_TPL_2020/index/2020/0/0/0/1/1/50/1/50/1/50/1/30/1/30/1/20/1/20/1/5/1/50/1/100/1/50/

Markus K. schrieb:

> 
https://spectrum.ieee.org/ns/IEEE_TPL_2020/index/2020/0/0/0/1/1/50/1/50/1/50/1/30/1/30/1/20/1/20/1/5/1/50/1/100/1/50/
>
> Der Link funktioniert nicht.

Sorry, versuch diesen:
https://spectrum.ieee.org/static/interactive-the-top-programming-languages-2020

Der (nichtfunktionierende) Link entstand nach Auswahl von "Embedded" als 
einziges Suchkriterium rechts.

No Y. schrieb:
> Aber wenn ja jetzt
> Systemverilog angesagt ist.. Halt direkt damit Anfangen?
Wenn Du FPGA-Boards hast, must Du einfach schauen, was von der 
Synthesesoftware unterstützt wird.
Es nützt nix, wenn der Simulator die neusten Sprachfeatures unterstützt, 
aber die Synthesetools im 20. Jahrhundert stehen geblieben sind.
Egal ob Verilog, VHDL oder Systemverilog...

Duke

No Y. schrieb:
> sind die anderen
> alle vom aktuellsten Quartus unterstützt.

U.U musste auch aufs OS-achten. Wegen nen älteren Windows muss man auch 
für aktueller (nach CycII) Boards auf Quartus <= 18.0 setzen.
Die Zwanziger macht manchmal Scherereien weil Quartus Linux Support vom 
Windows erwartet, der nicht immer schmerzfrei tut. Grund ist der 
Rausschmiss von Cygwin und der betrifft hauptsächlich NIOS und Co.


https://www.terasic.com.tw/wiki/Getting_Start_Install_WSL

Verilog ist in der amerikanischen Welt deutlich verbreiteter. In Europa, 
aber auch allgemein an Unis, ist VHDL die verbreitetere Sprache.

Prinzipiell kannst du in beiden Sprachen digitale Designs in gleicher 
(guter oder schlechter) Qualität machen.
Wenn du in der ASIC-Ecke arbeitest, ist in der Regel alles sehr 
amerikanisiert und deshalb Verilog die gängigere Sprache. Auch das 
Tooling ist sehr häufig mehr an Verilog angelehnt. Auch bei FPGAs kann 
es mit VHDL, gerade mit den neueren Standards mal zu Problemen kommen. 
Häufig werden moderne VHDL Standards nicht oder nur unzureichend 
unterstützt.

Ich arbeite auch in der Halbleiterecke (in Deutschland). Wir schreiben 
jedoch fast ausschließlich in VHDL für RTL.

VHDL ist imho die schönere Sprache. VHDL ist deutlich "gesprächiger", 
was am Anfang beim Lernen etwas nerven kann. In Verilog passieren manche 
Dinge aber auch mal implizit und können, wenn man nicht aufpasst sehr 
schwer zu finden sein.

Verilog ist die Basis weiterer Sprachen, die auch weite Anwendung 
finden, und vereinfacht das Lernen von z.B: System-Verilog und Verilog-A 
(Hardwarebeschreibung analoger Schaltungen).
Digitaldesign wird bei uns, wie gesagt, nahezu ausschließlich in VHDL 
gemacht. Wir können aber alle Verilog lesen und verstehen. Das ist sehr 
wichtig, da viele Beispiele, oder IP cores, die außerhalb von Europa 
entwickelt wurden in der Regel in Verilog sind.
Analoge Abstraktionen für Simulationsmodelle, werden bei uns aber bspw. 
in Verilog-A modelliert. Da helfen Verilog Kentnisse weiter.

Andreas S. schrieb:
> VHDL ist furchtbar geschwätzig. Manchmal ist das gut, weil es
> Fehler
> verhindert, manchmal nervt es einfach nur. Man muss die Schnittstelle
> eines Untermoduls drei mal beschreiben, einmal im eigentlichen Modul,
> und dann wenn man es verwenden will einmal bei der Deklaration und
> nochmal bei der Instanziierung. Und natürlich ist die Syntax jedes Mal
> subtil anders, so dass Cut & Paste nicht so ohne weiteres funktioniert.
> Auch sonst ist die Syntax wenig konsistent ("end case" aber "end
> entityname"?). Alles in allem ist VHDL verglichen mit modernen
> Programmiersprachen nicht sehr ausdrucksstark, aber trotzdem sehr
> komplex. Aber was will man anderes erwarten, bei einer Sprache die nach
> Militär-Spezifikation entwickelt wurde.
>
> Verilog habe ich nicht ausprobiert, werde trotz allem erst mal bei VHDL
> bleiben.

Nein das stimmt so einfach nicht mehr. Man muss nichts dreimal 
beschreiben.

Ich würde MyHDL nehmen.
Das ist wesentlich angenehmer zu schreiben und zu lesen als Verilog oder 
gar VHDL.

Aus MyHDL wird dann vor der Synthese wahlweise VHDL- oder Verilog-code 
generiert.

https://www.fpga4student.com/2017/08/verilog-vs-vhdl-explain-by-example.html

Neuling schrieb:
> Kann mir bitte jemand einen Link geben, wo die beiden Sprachen
> verglichen werden, oder in Kurzform zusammenfassen, was die Unterschiede
> sind

Kann mir bitte jemand einen Link geben, wo die beiden Sprachen
verglichen werden, oder in Kurzform zusammenfassen, was die Unterschiede
sind