ALTERA The Low Power Reference Platform (LPRP) gerade wohl auf 19,99€ gesenkt: http://www.ebay.de/itm/310622960708?ssPageName=STRK:MEWNX:IT&_trksid=p3984.m1497.l2649 Peter
Mist, grade erst gestern einen beim selben Anbieter für 37,99 bestellt...
Weiss da jemand was dazu ? Laut http://www.eejournal.com/archives/articles/20070904_proof/?printView=true wäre da ein ECP3C120 Cyclon III drauf. Das dann einer der größten der CyclonIII (http://www.altera.com/devices/fpga/cyclone3/overview/cy3-overview.html). Diese Beleidigung von Dokumentation (http://www.arrownac.com/events-training/atsf/portable-applications-workshop/lprp-referenceguide.pdf) ist nicht zu entnehmen welcher FPGA verbaut ist ... das ist doch unglaublich ...
cuby schrieb: > Mist, grade erst gestern einen beim selben Anbieter für 37,99 > bestellt... Willkommen im Club ;-( Ich hatte auch 37,99€ bezahlt. Nun, nicht geärgert und einfach noch ein zweites für 19,99€ hinterher gekauft.. ;-) Peter
nah, nicht aufgeben. Geh auf die seite, unter LPRP resources findest du mehr: http://www.arrownac.com/events-training/atsf/portable-applications-workshop/
Hallo, das Superteil kostet jetzt nur noch 17,99 !
Schade das der Versand nach NL 20 Euro ist.
gibts das sonst noch wo? Würde auch für 38€ sofort zuschlagen...
Meines ist heute angekommen und funktioniert nach erstem Test wunderbar mit der im Flash vorinstallierten Konfiguration und Software. Wer auch so blind ist wie ich - zwischen einer der beiden Anschlussfahnen des Akkus und dem Akku selbst steckt ein Stück Papier als Isolation. War zu erwarten, aber bei mir gut versteckt - entfernen hilft deutlich weiter :-). Als FPGA ist ein EP3C25F324C8NES verbaut. Bei ebay und auf dem Shop des Anbieters selbst ist das Board übrigens jetzt ausverkauft.
Hier ist auch eins angekommen. Ich wollte die SD Karte erst mal sichern. Leider ist irgendetawas im FS darauf korrupt ... oder wurde hier ein spezielles Format verwendet? Aber das Ding selbst kanns lesen und funktioniert.
In einer der oben verlinkten Dokumente stand was von Linux Tools, um das Image auf SD Karte zu speichern.. hmm.. könnte also sein, das da ein speielles Filesystem drauf ist.. aber wie soll man dann MP3 nach /Music bekommen.. Habe mal die SD Karte über den Leser am Notebook.. Kann ich einwandrei lesen und da sind auch Vereichnisse. Z.B Music Format: FAT Peter
Guest schrieb: > Hallo, was kann man mit dem Teil alles machen? Nur für MP3 ist es wohl > etwas teuer und zu groß. In den FPGA kannst du z.B. einen ganzen Atari ST oder Amiga packen und hast immer noch Platz frei (der MIST verwendet den selben FPGA-Typ - http://www.harbaum.org/till/mist/index.shtml). Das Problem bei dem LPRP-Board ist evtl. die geringe Anzahl herausgeführter Anschlüsse (nur 12), das beschränkt die möglichen Anwendungen sicherlich. Für den eigentlichen Zweck - Energieeffizienz von FPGA-Designs zu untersuchen - scheint mir das Board aber recht gut geeignet. Es gibt Shunts für so ziemlich jede Spannung auf dem Board und der per SPI an den FPGA angeschlossene A/D-Wandler schafft immerhin 12 Bit Auflösung bei 100 bzw. 200 kHz Samplingrate.
Hallo, wer noch einen haben will, der shop hat jetzt eine Auktion für 1,00 Euro plaziert. Ich selber habe schon 2 Stück. http://www.ebay.de/itm/360733007706?ru=http%3A%2F%2Fwww.ebay.de%2Fsch%2Fi.html%3F_from%3DR40%26_sacat%3D0%26_nkw%3D360733007706%26_rdc%3D1#ht_9575wt_1240 Michael
Hallo, wenn ich versuche die Beispiele aus dem Archiv "lprp_labs_2007_0706.zip" mit Quartus 9.1 zu testen, bleibt der USB-Blaster beim Download des Bitstreams immer bei 76 % hängen und das Board schaltet sich dabei scheinbar aus. Ich habe schon versucht den Freescale Controller mit einem Jumper im Reset zu halten. Das hat leider nicht funktioniert. Das Design_Examples\FPGA_Hardware_Project\Cyclone_3C25\low_power_demo funktioniert nach einer Neusynthese und lässt sich in den FPGA laden. Was mache ich falsch?
Da ich zwei Boards haben (gestestet und ok), gebe ich hier eins ab. Komplett im orig. Karton + Zubehör. Preis: 35€ inkl. Versand versichert in DE. Bei Interesse -> E-Mail (über das Forum). Peter
@Peter Danke für den Link, ich habe mir auch eins bestellt. Altera Cyclone III EP3C25 Development Board w/ USB Blaster; EP3C25F324 OLED USA Gruss Holger.
./. schrieb: > wenn ich versuche die Beispiele aus dem Archiv "lprp_labs_2007_0706.zip" > mit Quartus 9.1 zu testen, bleibt der USB-Blaster beim Download > des Bitstreams immer bei 76 % hängen und das Board schaltet sich > dabei scheinbar aus. Hast du mal versucht das Board extern mit Spannung zu versorgen ? Das Flashen bricht von der Spg. Vesorgung ein. Gruss Holger.
> Das Flashen bricht von der Spg. Vesorgung ein. Geflasht wird da nichts. Einfach nur der JTAG-Download in den FPGA. Ein per SOPC aus den Quellen erstelltes Bitfile, laesst sich problemlos laden und funktioniert auch. An der Hardware scheint es also nicht zu liegen.
Angehängte Dateien:
-
altera_config.PNG
44 KB
Laut DatenBlatt: Configuration Error If an error occurs during configuration, the Cyclone III device family asserts the nSTATUS signal low, indicating a data frame error, and the CONF_DONE signal stays low. If the Auto-restart configuration after error option (available in the Quartus II software from the General tab of the Device and Pin Options dialog box) is turned on, the Cyclone III device family releases nSTATUS after a reset time-out period (a maximum of 230 µs), and retries configuration. If this option is turned off, the system must monitor nSTATUS for errors and then pulse nCONFIG low for at least 500 ns to restart configuration. You can begin reconfiguration by pulling the nCONFIG pin low. The nCONFIG pin must be low for at least 500 ns. When nCONFIG is pulled low, the Cyclone III device family is reset. The Cyclone III device family also pulls nSTATUS and CONF_DONE low and all I/O pins are tri-stated. When nCONFIG returns to a logic-high level and nSTATUS is released by the Cyclone III device family, reconfiguration begins. Tip: Test-Point TP2 Halt mal an TP2 den NConfig Pin Low. Somit ist das FPGA Tristate, und der Chip kann nicht extern an den Pinnen via z.B Ext-Oszi oder MCU usw. in der JTAG Download-Phase beharkt werden. Gruss Holger. Ps. Die 4 Pinne MSEL 0..3 sind nicht JTAG konform. (MSEL3 muss doch auch auf LOW) Siehe Bild. CONF_DONE signal stays low. Siehe TP3 Tip: If an error occurs during configuration, the Cyclone III device family asserts the nSTATUS signal low, indicating a data frame error, and the CONF_DONE signal stays low.
./. schrieb: > Geflasht wird da nichts. Hier ist das Problem beschrieben. Beitrag "Cyclone 3 Starter Kit - Externer Flash via JTAG schreiben/lesen" Hier ist das PFL Image aus dem *.sof File zu erstellen http://www.altera.com/literature/an/an478.pdf Gruss Holger. The Quartus II software provides the Quartus II Programmer tool for you to configure the FPGA or program the parallel flash device or perform both functions together. In the case of a single-step operation, the Programmer will first configure the FPGA before programming the flash device.
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.