Ich überarbeite gerade eine Schaltung mit einem Spartan 3 und frage mich wie präzise die Angaben aus dem Power Analyzer sind. Das Design ist tatsächlich zu 90% ausgelastet und die Maximale Frequenz im FPGA beträgt 60MHz. Im Moment sind 3 DCDC Konverter für jeweils 3.3V, 2.5V und 1.2V vorhanden. Ich überlege ob man 2.5V und 1.2V nicht besser aus den 3.3V per LDO generiert. Hat damit jemand Erfahrung?
BTW, das bessere Unterforum für FPGA-Schaltungsfragen ist das FPGA-Unterforum: https://www.mikrocontroller.net/forum/fpga-vhdl-cpld Gustav G. schrieb: > Im Moment sind 3 DCDC Konverter für jeweils 3.3V, 2.5V und 1.2V Die puren Spannungslevel sagen wenig, kennen muß man deren Verwendung im FPGA. Drück dir mal das Datenblatt/Appnote vor die Pupillen! http://uglyduck.vajn.icu/PDF/Xilinx/Spartan3/appnotes/xapp623.pdf *Die 3v3 sollten die Unkritischsten sein, das ist wohl die Bank-IO Versorgung. *Die 1V2 sind wohl die Corespannung es FPGA, die muss konstant bleiben, deren Wert geht in die Berechnung v. f_max ein (?) . Isse falsch drohen schwer findbare timing-Verletzungen. *Die 2V5 gilt bei manchen als krititischste, weil an der nicht nur das JTAG-Interface sondern auch die DLL'S und die BRAM's hängen. Xilinx hat viele tolle Appnotes dazu verfasst, die sollte man unbedingt lesen und verstehen, aber nicht wie der Splittergruppen-Mitläufer seine in Granit gehämmerte Parteidoktrin sklavisch erfüllen. Man kann auch ein paar Caps weglassen. * Beitrag "Abblockkondensatoren beim FPGA" * Beitrag "FPGA Decoupling" * https://www.mikrocontroller.net/articles/Stromversorgung_f%C3%BCr_FPGAs > Power Analyzer IMHO ein simples Abschätztool für ein worst case scenario. Ach ja, beachte das Power-On sequencing, wegen Ignoranz haben manche Lesemuffel sich mit dem Power-On Surge Teile der Schaltung gegrillt: UG331 p.475 Man kann natürlich auch bei den üblichen Powersupply-Käferbuden nach Fertiglösungen Ausschau halten und sich das versiffte Schädelinnere mit deren Simulationstools erleuchten lassen. Bspw.: https://www.ti.com/product/de-de/TPS75003 FPGA-Design ist halt nichts für Frühchens aus dem Arduino-Kindergarten. Folgend ein Zitat aus den referenzierten Appnotes:
1 | "Then choose a regulator from a pin-compatible family so the |
2 | current capability can be adjusted up or down. External power FETs are easy to upgrade. A softstart feature that controls output ramp time is useful. |
3 | With care, use of overcurrent protection is possible, such as foldback or fuses. In this case, apply V CCAUX no later than VCCINT to avoid the surplus ICCINT current (see “Surplus I CCINT if V CCINT is Applied before V CCAUX ,” page 477). |
4 | |
5 | Also be aware that capacitors will be charging at power-on and might draw a significant amount of current for a short time. If necessary, slow the supply voltage ramp to control the charge current. If foldback is not |
6 | a design requirement, it is best to avoid it, keeping the power supply design simple." |
DSGV-Violator schrieb: > Ach ja, beachte das Power-On sequencing, wegen Ignoranz haben manche > Lesemuffel sich mit dem Power-On Surge Teile der Schaltung gegrillt: > UG331 p.475 Der Spartan 3 hat keine vorgeschriebene Sequenz. Steht so drin.
Gustav G. schrieb: > DSGV-Violator schrieb: >> Ach ja, beachte das Power-On sequencing, wegen Ignoranz haben manche >> Lesemuffel sich mit dem Power-On Surge Teile der Schaltung gegrillt: >> UG331 p.475 > > Der Spartan 3 hat keine vorgeschriebene Sequenz. Steht so drin. Lies Seite 477 und verstehe was "Surplus I CCINT current" bedeutet. Dem FPGA mag es egal sein, in welcher Reihenfolge die Spannungen zugeschaltet werde, aber nicht der Powersupply, weil im ungünstigen Fall der Strom über die Corespannungrail höher ist als berechnet.
1 | If the V CCINT supply is applied before the VCCAUX supply, the FPGA might draw a surplus I CCINT current in addition to the ICCINT quiescent current levels specified in the FPGA datasheets. |
Muß kein problem sein, kann aber, check einfach ob deine gewählte Powersupply diesen Überstrom ab kann oder nicht. Nicht jede Powersupply ist kurzschlussfest. Und Murphy's Gesetz droht immer.
DSGV-Violator schrieb: > Muß kein problem sein, kann aber, check einfach ob deine gewählte > Powersupply diesen Überstrom ab kann oder nicht. Nicht jede Powersupply > ist kurzschlussfest. Und Murphy's Gesetz droht immer. Die sind bei mir Kurzschlussfest.
Gustav G. schrieb: > DSGV-Violator schrieb: >> Muß kein problem sein, kann aber, check einfach ob deine gewählte >> Powersupply diesen Überstrom ab kann oder nicht. Nicht jede Powersupply >> ist kurzschlussfest. Und Murphy's Gesetz droht immer. > > Die sind bei mir Kurzschlussfest. Dann schau dir an wie diese Kurzschlussfestigkeit erreicht wird. https://resources.system-analysis.cadence.com/blog/msa2021-power-supply-overload-protection-using-the-foldback-current-limiting-technique Wenn es heisst "Fold-back" kann es trotzdem bedeuten, das die Überstromabschaltautomatik noch nicht "aktiv" ist. Also * während des Betriebes Kurzschluss -> Abschaltung, * gleich beim Einschalten Kurzschluss -> Silvester. Kann man ja auch mal an ein paar Exemplaren antesten. Wäre vielleicht auch ne Idee für das geänderte Konzept, lass dir ein paar Wandler kommen und bau ne Testschaltung mit Lastwiderständen auf. Versuch macht kluch.
Gustav G. schrieb: > Ich überarbeite gerade eine Schaltung mit einem Spartan 3 und frage mich > wie präzise die Angaben aus dem Power Analyzer sind. D.h. die Schaltung gibt es schon und man könnte da mal nachmessen? Das was die Power-Software da macht, wird eine (hoffentlich) konservative Schätzung sein...
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.