Guten Morgen, eins meiner letzten Projekte - ein 10W Bitcoin Miner mit ~450GH/s als Raspi-HAT. Der Mining ASIC ist - meines Wissens - der Aktuellste aus 5nm Fertigung und wird auf den Bitmain Antminer S19 eingesetzt. Kurioserweise gibt es die ASICs neu auf Ali für unter 30€ inkl Zoll und Versand. Basis des Projektes war das hier: https://github.com/skot/bitaxe/tree/ultra Ich hab einige Sachen geändert und ein Repo dafür angelegt: https://github.com/shufps/piaxe Software ist Python (Stratum-Client) und läuft auf dem Pi: https://github.com/shufps/pyminer/tree/feat/bm1366 Es gibt einen netten Solo-Mining Pool (Lottery-mining) mit dem der wunderbar läuft: https://web.public-pool.io/#/ Ist echt interessantes und nettes Projekt 🥰 Es gibt auch eine Community, die die Entwicklung der ASIC-Miner vorantreibt und an einer 6-fach Version arbeitet: https://opensourceminers.org/ Es ist nochmal explizit zu erwähnen, dass weder die OSMU-Community noch der Public-Pool Betreiber irgendetwas an ihren Entwicklungen verdienen. Bitte spart euch Kommentare bzgl Ponzischeme, Energieverschwendung usw usf. Vielen Dank 🙏
Angehängte Dateien:
-
IMG_20231127_092336.jpg
230 KB
Motopick schrieb: > Kam das nicht erst gestern schon mal? Ja, da hab ich den Fehler gemacht zu antworten. Das werde ich jetzt nicht mehr - außer es sind Fragen zum Projekt.
Beitrag #7545363 wurde von einem Moderator gelöscht.
Beitrag #7545367 wurde von einem Moderator gelöscht.
Beitrag #7545368 wurde von einem Moderator gelöscht.
Mir ist noch nicht ganz klar, welche Intention Du mit der Projektvorstellung hast. Geht es Dir darum nur die Thematik des generellen BTC Mining den Lesern damit näher zu bringen oder das HW-Thema des Minings vorzustellen. Faktisch ist ja das von Dir vorgestellte ASIC zwar in der Lage einen Hash zu finden, aber eben nicht schnell genug um damit wirklich Einnahmen zu generieren. Man muss sich aber mit den Einyelheiten des BTC-Minings aueinander setzen um das HAT einsetzen zu können und hat damit einen gewissen Lerneffekt was das BTC-Mining angeht. Oder hoffst Du so viel Anhänger zu finden und zu motivieren, das der Einsatz diesen kleinen Miners das Problem der Mining-Resourcen Zentralisierung entgegenwirkt, wenn sich genug Enthusiasten finden, die diese HW permanent einsetzen? Meine Fragen sind völlig wertfrei und ernst gemeint. Also schreib mal was zu Deiner Motivation und der Intention hinter der Projektvorstellung. Markus
Beitrag #7545372 wurde von einem Moderator gelöscht.
Beitrag #7545373 wurde von einem Moderator gelöscht.
Beitrag #7545374 wurde von einem Moderator gelöscht.
Michael D. schrieb im Beitrag #7545373:
> Falsche Einstellung, das ist nicht egal.
Nach der Definition ist jeder Gamer, jeder Streamer und jeder der
einfach oft mc.net liest aber auch ein gewissenloser Schurke.
Alles sinnlose Tätigkeiten die Strom brauchen.
Mein Notebook tut sich mehr rein als der Raspi BTC Miner.
Klar BTC Lotterie ist sinnlos.
Das ganze Projekt ist sinnlos.
Aber wir machen doch alle recht viel das sinnlos ist.
Die Moralkeule passt immer und überall, oft sogar besonders gut bei dem
der sie schwingt.
Markus W. schrieb: > Geht es Dir darum nur die Thematik des generellen BTC Mining > den Lesern damit näher zu bringen oder das HW-Thema des Minings > vorzustellen. Einerseits geht es darum eigene Arbeit nicht in der Schublade zu horten sondern interessierten Menschen offen und kostenlos zur Verfügung stellen (so wie alles, was ich bastel). Andererseits ist es ein technisch interessantes Projekt - zum einen der ASIC selbst, der schon eine technische Meisterleistung ist. Zum anderen wer hat schonmal einen Buck-Converter mit 1,2V@10A gebaut. Vielleicht braucht ja den jemand mal 🤷♂️ Ich erwähne die OSMU Community auch deshalb, weil ich der Meinung bin, dass Opensource und -Hardware Projekte bekannter sein sollten. Markus W. schrieb: > Man muss sich aber mit den Einyelheiten des BTC-Minings aueinander > setzen um das HAT einsetzen zu können und hat damit einen gewissen > Lerneffekt was das BTC-Mining angeht Eigentlich nicht - man braucht nur den HAT und den Python Stratum Miner. Um letzteres zu starten benötigt man nur eine Bitcoin Adresse und dann rennt das Ding. Markus W. schrieb: > Oder hoffst Du so viel Anhänger zu finden und zu motivieren, das > der Einsatz diesen kleinen Miners das Problem der Mining-Resourcen > Zentralisierung entgegenwirkt, wenn sich genug Enthusiasten finden, > die diese HW permanent einsetzen? Nein, um das geht es mir nicht. Ich möchte nur die Arbeiten - meine natürlich auch - bekannter machen, da viel Zeit investiert wurde und alles offen ist und das soll nicht in einer Schublade verstauben. Jemand, der nicht grundsätzlich negativ gegen Kryptowährungen eingestellt ist, wird es vlt zu schätzen wissen.
:
Bearbeitet durch User
Beitrag #7545380 wurde von einem Moderator gelöscht.
Mampf F. schrieb: > Andererseits ist es ein technisch interessantes Projekt - zum einen der > ASIC selbst, der schon eine technische Meisterleistung ist. Zum anderen > wer hat schonmal einen Buck-Converter mit 1,2V@10A gebaut. Vielleicht > braucht ja den jemand mal 🤷♂️ Technisch sicher sehr interessant! Die Frage ist nur, ob man es nicht schafft ein sinnvolleres Projekt mit diesen Kenntnissen zu schaffen. Vielleicht ist die richtige Idee zu finden tatsächlich schwieriger als die Umsetzung. Michael
Michael D. schrieb: > Technisch sicher sehr interessant! Die Frage ist nur, ob man es nicht > schafft ein sinnvolleres Projekt mit diesen Kenntnissen zu schaffen. > > Vielleicht ist die richtige Idee zu finden tatsächlich schwieriger als > die Umsetzung. Naja das ist halt immer Ansichtssache - manche werden die OpenSource ASIC Miner großartig finden. Kann ganz unterschiedliche Gründe haben - vlt wollen sie Bitcoin mehr dezentralisieren oder vlt wollen sie den kleineren Solo-Minern eine besser Chance verleihen oder vlt wollen sie kostengünstig und energieeffizient bei der "Lotterie" mitspielen usw ...
Beitrag #7545384 wurde von einem Moderator gelöscht.
Motopick schrieb im Beitrag #7545384: > Wenn man die Technologie studieren will, kann man sich auch > recht energieeffizient die (VHDL/Verilog-)Quellen eines Miners > ansehen, und sich an einer Simulation/Synthese versuchen. FPGA Miner gibts schon lange - damals (irgendwann zwischen 2011 und 2014) auf irgendeinem Virtex-Board für $1k (geliehen natürlich^^) mal ausprobiert und enttäuschende 100MH/s rausgekitzelt. GPUs kommen auch nicht mehr mit - zB RTX4090 schafft 250MH/s und schluckt 200W oder so ... Die "NerdMiner" mit ESP32 schaffen 50kH. Das ist quasi der erste Miner, der nicht ganz langsam ist, günstig im Bau ist (so um die 100-120€) und extrem wenig Strom benötigt. 50GH/W ist schon echt beeindruckend.
:
Bearbeitet durch User
> Das ist quasi der erste Miner, der nicht ganz langsam ist, günstig im > Bau ist und extrem wenig Strom benötigt. 50GH/W ist schon echt > beeindruckend. Das wird und ist wohl alles richtig und damit eben falsch. Um das Konzept zu verstehen, ist die Leistung nicht entscheidend. Aber mach ruhig. Die fossile globale "Kreditreserve" reicht noch eine Weile. Warum sollte die in die Haende der Nachgeborenen fallen.
Mampf F. schrieb: > Bitte spart euch Kommentare Nee sorry, das geht nicht. Du hast das Projekt bereits gestern vorgestellt und Feedback erhalten. Das Feedback hat dir nicht gefallen. Warum wiederholst du das?
Mampf F. schrieb: > eins meiner letzten Projekte - ein 10W Bitcoin Miner mit ~450GH/s als > Raspi-HAT. Die Frage ist nur, bei welchem Strompreis lohnt es sich noch? Alles andere ist erst mal sehr uninteressant.
Mampf F. schrieb: > Das ist quasi der erste Miner, der nicht ganz langsam ist, günstig im > Bau ist (so um die 100-120€) und extrem wenig Strom benötigt. 50GH/W ist > schon echt beeindruckend. Jain. Wen gleich technologisch recht nett, so ist der Sinn eher bei Null, wenn nicht gar negativ. Stromsparende, leistungsfähige ASICs für was auch immer sind ja nun weiß Gott nix neues.
Beitrag #7545406 wurde von einem Moderator gelöscht.
Beitrag #7545415 wurde von einem Moderator gelöscht.
@Mampf F. wo gibt es das HAT? Oder muss man sich aus Deinem Gitlab-Repo holen und selber aufbauen. Eventuell habe ich ja es nur übersehen und Du hast es schon geschrieben. @Cyblord, Hast Du dir die Mühe gemacht, den Link zu betrachten? Kannst Du Dir vorstellen, das mein Input und meine Quellen von hoher Qualität und wissenschaftlicher Expertise sind und dass ich seit über dreißig Jahren direkt an der Quelle sitze und mir anschauen kann wie die Welt langsam aber sicher zugrunde geht. Wahrscheinlich nicht! Aber lass gut sein und lass mir bitte meine Blase und bleib in Deiner. Markus
Beitrag #7545426 wurde von einem Moderator gelöscht.
Markus W. schrieb: > wo gibt es das HAT? Oder muss man sich aus Deinem Gitlab-Repo > holen und selber aufbauen. Eventuell habe ich ja es nur übersehen > und Du hast es schon geschrieben. Ja genau, zur Zeit gibt es niemanden, der den HAT produziert. Ist vlt nur eine Frage der Zeit - wie es mit den BitAxe war, wofür es mittlerweile auch ein paar Shops gibt, die sie verkaufen. Ein kleiner Neben-rant: In Deutschland produzieren und verkaufen geht ja aus diversen Gründen nicht wie die horrenden Kosten für EMV, ElektroG, ... Aber vlt schnappt sich ein Chinese das Design und exportiert die Dinger dann in die EU.
:
Bearbeitet durch User
Beitrag #7545431 wurde von einem Moderator gelöscht.
Beitrag #7545439 wurde von einem Moderator gelöscht.
Beitrag #7545444 wurde von einem Moderator gelöscht.
Beitrag #7545450 wurde von einem Moderator gelöscht.
Beitrag #7545456 wurde von einem Moderator gelöscht.
Beitrag #7545459 wurde von einem Moderator gelöscht.
Beitrag #7545461 wurde von einem Moderator gelöscht.
Cyblord -. schrieb: > bei welchem Strompreis lohnt es sich noch? Aber man kann doch theoretisch bereits am ersten Tag in der Lotterie gewinnen und 250K€ abstauben... Ich vermute allerdings noch niemals hat irgendein Miner jemals in jüngerer Zeitrechnung ohne erheblichen HW Einsatz auch nur einen BTC geschürft. Ganz bestimmt nicht mit einem einzigen Antminer S19. Ja, solominer haben schon gewonnen. Aber sagt keiner auf welcher HW in welcher Zeit. Es geht um die Hoffnung das es ja theoretisch klappen könnte. Das ist wie jeden Tag den Lottoschein prüfen ob man schon reich ist. Dem ist mit Argumentation nicht beizukommen.
Beitrag #7545465 wurde von einem Moderator gelöscht.
Beitrag #7545468 wurde von einem Moderator gelöscht.
Beitrag #7545469 wurde von einem Moderator gelöscht.
Beitrag #7545470 wurde von einem Moderator gelöscht.
Michael schrieb: > Es geht um die Hoffnung das es ja theoretisch klappen könnte. > Das ist wie jeden Tag den Lottoschein prüfen ob man schon reich ist. > Dem ist mit Argumentation nicht beizukommen. Dafür könnte man aber das Asic auch noch weglassen, und den Raspi so minen lassen. Oliver
Michael schrieb: > Aber man kann doch theoretisch bereits am ersten Tag in der Lotterie > gewinnen und 250K€ abstauben... Ja nun, aber bei Minern kann man den durchschnittlichen Energieverbrauch ermitteln bis man mit gewisser Wahrscheinlichkeit einen Bitcoin erschürft hat. Normalerweise die Hälfte der notwendigen Hashes. Auf das Glück zu setzen ist dann wirklich nur Lotto spielen. Da geh ich lieber in die Spielbank und setze 20k auf Rot oder direkt auf die "23" statt mir so einen Kram zu basteln.
:
Bearbeitet durch User
Beitrag #7545474 wurde von einem Moderator gelöscht.
Beitrag #7545482 wurde von einem Moderator gelöscht.
Beitrag #7545487 wurde von einem Moderator gelöscht.
Sorry, zurück zum eigentlichen Thema. Hast Du schon Platinen, die Du anbieten kannst, sofern ausgereift? Läuft Dein Prototyp schon zufriedenstellend? Die Frage, die ich mir Stelle ist, ob die Hashrate nach dem Halving im April 2024 ab oder zunimmt. Der Ertrag sinkt ja, also muss die Rate eigentlich fallen, sofern der BTC Kurs sich nicht erhöht, so daß die Mining-Kosten wieder eingespielt werden und noch was übrig bleibt. So klein und sparsam, wie der meiner ist, kannst Du ihn ja mit einem Solarpaneel betreiben ;-) Statt dem Versorger den Strom fast zu schenken, kannst Du den Miner oder einen ganze Verbund davon mit der Sonne betreiben und kannst auf den Gewinn hoffen. Falls dieser eintritt, hast Du deine Investition in Ökostrom wieder eingespielt. Markus
:
Bearbeitet durch User
Oliver S. schrieb: > Dafür könnte man aber das Asic auch noch weglassen, und den Raspi so > minen lassen. Dafür könnte man auch das Bild eines Raspis in den Schrank legen und sich ganz fest vorstellen es wäre ein Raspi. Nur braucht man leider einen Aufhänger für den schwachen Geist um sich selbst weiß zu machen man könne ja wirklich gewinnen. Das der Aufbau im Vergleich zu der gesammt rechnenden HW Masse nur unkenntlich mehr Rechenleistung hat als das Bild des Raspis, sind schon wieder Verhältnissmäßigkeiten und das können die meisten ganz schlecht.
Moin, Markus W. schrieb: > Statt dem Versorger den Strom fast zu schenken, kannst Du den Miner > oder einen ganze Verbund davon mit der Sonne betreiben und kannst > auf den Gewinn hoffen. BLITZ-Geschaeftsidee: Mehrere dieser Miner + Netzteil in ein wasserdichtes Gehaeuse packen, per Signal von aussen an/abschaltbar machen und dann den ganzen Leuten, die ihren Solarstrom vom Dach lieber in Wassererwaermung stecken wollen als ihn zum Dumpingpreis an den Energieversorger zu verscherbeln, als "HeizstabPlusPlus" verhoekern. ;-) scnr, WK
Könnt Ihr dieses Geschwätz woandershin verlagern? Zwar ist schon das "Projekt" komplett hirnverbrannter Schwachsinn, aber das Geschwätz macht das alles noch schlimmer.
Beitrag #7545550 wurde von einem Moderator gelöscht.
Oliver S. schrieb: > Michael schrieb: >> Es geht um die Hoffnung das es ja theoretisch klappen könnte. >> Das ist wie jeden Tag den Lottoschein prüfen ob man schon reich ist. >> Dem ist mit Argumentation nicht beizukommen. > > Dafür könnte man aber das Asic auch noch weglassen, und den Raspi so > minen lassen. Die Sache ist - vor dem BitAxe gab es noch keine kleinen Solo-Miner mit einem ASIC, die ~450GH schaffen. GPUs können schon lange nicht mehr mithalten - Das könnten auch ein Grund sein, wieso Solo-Miner bisher so gut wie nichts ermined haben. Es haben aber NerdMiner schonmal Blöcke gefunden - die laufen nur mit 50kH oder so ... Da ist es wirklich nahezu unvorllstellbar, dass die überhaupt jemals was gefunden haben.
:
Bearbeitet durch User
Du meinst mit dem 450-500GH/s wohl den Bit-Axe-Ultra - richtig?
Markus W. schrieb: > Du meinst mit dem 450-500GH/s wohl den Bit-Axe-Ultra - richtig? Ja genau - oder auch meiner, weil das quasi ein umgebauter Fork vom BitAxe Ultra ist.
:
Bearbeitet durch User
Willst Du den als HAT auf dem PI auslegen, oder hast es schon, damit der gleich als Full-Node eingesetzt wird oder um nur den Mining-Pool mit weniger Kabelverhau gleich anzubinden? Markus
Beitrag #7545596 wurde von einem Moderator gelöscht.
Markus W. schrieb: > Willst Du den als HAT auf dem PI auslegen, oder hast es schon, > damit der gleich als Full-Node eingesetzt wird oder > um nur den Mining-Pool mit weniger Kabelverhau gleich > anzubinden? Er läuft schon als HAT auf dem Pi. Sieht man vlt nicht so gut im Bild 🙈 Vorteil vom Pi ist, dass man gleich noch zB I2C für einen Temperatursensor hat, der unter dem Kühlkörper ist oder dass man den Buck an- und ausschalten und checken kann, ob der powergood-Pin passt. Oder um eine LED blinken zu lassen wenn er mined. Und sowas wie Influx um Temperatur, Hashrate, invalid Shares usw zu protokollieren und in einem Grafana Dashboard anzuzeigen ist es auch super geeignet. Wenn man einen externen Mining-Pool verwendet, dann läuft nur ein bischen Python-Code, der das Stratum Protokoll implementiert. Auf leistungsstärkeren Pis könnte man aber auch gleich den Bitcoin Core Node zusammen mit dem Public-Pool Code laufen lassen und hätte eine kompakte All-In-One Lösung. Das hab ich aber nicht gemacht, weil er so wenig Strom wie möglich verbrauchen soll. Ist auch nur ein Pi3 deshalb. edit: zugegeben ein Pi3 braucht immer mehr Strom als der ESP32 auf dem BitAxe aber trotzdem hat Pi andere Vorteile
:
Bearbeitet durch User
@Mampf F., ich habe bei mir einige RPI4 mit 8GB rumliegen. Die werde ich mal fürs Spielen mit dem ULTRA, siehe PN, hernehmen. Melde Dich mal direkt, wenn Du was Neues zu berichten hast. Viel Erfolg und Spaß. Markus
Beitrag #7545635 wurde von einem Moderator gelöscht.
Beitrag #7545642 wurde von einem Moderator gelöscht.
Beitrag #7545651 wurde von einem Moderator gelöscht.
Beitrag #7545654 wurde von einem Moderator gelöscht.
Beitrag #7545659 wurde von einem Moderator gelöscht.
Ich bitte die Beteiligten, beim Thema zu bleiben. Ja, ich weiß, das Thema "Bitcoin" ist heikel. Es geht dem TO hier bei seinem 10W Miner lediglich um die technischen Aspekte. Bei 10W sollte man hier nicht direkt mit "Weltuntergang", "Ozonloch" oder anderen Umweltkatastrophen kommen. Das ist nicht verhältnismäßig. Viele von uns Elektronik-Interessierten "verbrauchen" hier und da Strom in ähnlichen Größenordnungen, den man sich gewiss sparen könnte. Hier den Moralapostel wegen eines 10W Miners heraushängen zu lassen, klingt irgendwie falsch. Wir alle haben gewiss schon die eine oder andere Umweltsünde begangen. Und wenn es nur der Druck aufs Gaspedal an einer roten Ampel ist, um den Fahrer "nebenan" an der Ampel zu beeinrucken. Da kann ja gerne mal der eine oder andere ausrechnen, wieviel Energie dafür verschwendet wird - aber bitte nicht hier.
:
Bearbeitet durch Moderator
Mampf F. schrieb: > GPUs können schon lange nicht mehr mithalten - Das könnten auch ein > Grund sein, wieso Solo-Miner bisher so gut wie nichts ermined haben. "ermined" AUTSCH! http://kamelopedia.net/wiki/Denglisch > Es haben aber NerdMiner schonmal Blöcke gefunden - die laufen nur mit > 50kH oder so ... Da ist es wirklich nahezu unvorllstellbar, dass die > überhaupt jemals was gefunden haben. So wie beim echten Goldsuchen! ;-)
Mampf F. schrieb: > 10W Bitcoin Miner So ein wenig wie die stromsparende 10W Heizung. Ja, braucht wenig Strom. Nein, bringt keine Leistung auf die Kette. Solange alle nur mit Wasser kochen, ist viel Strom eben viel BTC. Natürlich kann man mit einem alten Gaul ein hochdotiertes Derby gewinnen. Es ist eben nur extrem unwahrscheinlich und das Startgeld + Jockey muss man auch zahlen wenn man nicht gewinnt. Außer wir reden hier über Hobby, weil einem das so viel Freude bereitet dabei zu sein auch wenn man nix reisst. Dann ist natürlich der Aufwand völlig egal und eher wie der Kinobesuch der einem nichts bringt ausser ein wenig Zerstreuung.
bevor der Strom zu Spitzenzeiten ins Ausland verschenkt wird, ist minen vielleicht die Lösung. Zumindest mit einer PV Anlage bringt es vielleicht mehr als 6ct/kWh ein.
Da sollten sich Leute zusammentun, die irgendwo Frostschutz brauchen. Dort stellte dann den 10Watt-Rechner auf, quasi als Frostwächter. winwin
Thomas schrieb: > bevor der Strom zu Spitzenzeiten ins Ausland verschenkt wird, ist minen > vielleicht die Lösung. Nein. Denn der verschenkte Strom führt dazu, dass woanders weniger produziert (verbrannt) werden muss. Das wiederum tut der Umwelt und damit der ganzen Erde gut. Du bekommst etwas gutes zurück. Die Wahrscheinlichkeit, beim Crypto Mining etwas gutes zurück zu bekommen, geht gegen Null. > Zumindest mit einer PV Anlage bringt es vielleicht mehr als 6ct/kWh ein Eher nicht. Irgendwo habe ich mal gelesen, das sich das Minen von Bitcoin nur noch an < 10 Ort auf der Welt finanziell rentieren würde, weil dort der Strom billig genug ist. Überall sonst sei der Strom teurer als der Erlös. Deutschland war natürlich nicht unter den 10 Orten.
:
Bearbeitet durch User
Steve van de Grens schrieb: >> bevor der Strom zu Spitzenzeiten ins Ausland verschenkt wird, ist minen >> vielleicht die Lösung. > > Nein. Denn der verschenkte Strom führt dazu, dass woanders weniger > produziert (verbrannt) werden muss. Das wiederum tut der Umwelt und > damit der ganzen Erde gut. Du bekommst etwas gutes zurück. Jaja, es lebe die Milchmädchenrechnung und der Krümelkram. Selbst wenn das stimmt, bezahlen WIR in Deutschland dafür! Aber hey, "wir" wollten es ja so. > Eher nicht. Irgendwo habe ich mal gelesen, das sich das Minen von > Bitcoin nur noch an < 10 Ort auf der Welt finanziell rentieren würde, In Lappland, da gibt es viele Rentiere! Die rentieren sich wie wild! ;-)
Falk B. schrieb: > Selbst wenn das stimmt, bezahlen WIR in Deutschland dafür Den aktuellen Luxus haben wir eh nur auf Kosten anderer. Das lässt sich nicht mehr ewig so fortsetzen.
Angehängte Dateien:
-
image.png
81 KB
So InfluxDB + Grafana Setup läuft jetzt auch. Der Blocks-Found Counter ist statisch^^
Steve van de Grens schrieb: >> Selbst wenn das stimmt, bezahlen WIR in Deutschland dafür > > Den aktuellen Luxus haben wir eh nur auf Kosten anderer. Jaja, immer die gleiche Propagandaleier. > Das lässt sich > nicht mehr ewig so fortsetzen. Na dann mal los, tut Buße! Wirf dich in den Staub, du Sünder!
Mampf F. schrieb: > Markus W. schrieb: >> Du meinst mit dem 450-500GH/s wohl den Bit-Axe-Ultra - richtig? > > Ja genau - oder auch meiner, weil das quasi ein umgebauter Fork vom > BitAxe Ultra ist. Wie kommt man da am Besten zur Hardware? Bezugsquellen etc. Vielen Dank für Deine Bemühungen! LG Reinhard
Reinhard B. schrieb: > Wie kommt man da am Besten zur Hardware? Der OSMU (Open-Source-Miner-United) Discord-Server hat ein paar verlässliche Bezugsquellen zusammengesammelt. Da gibt es wohl einen Shop in der EU (Spanien), der die zu angemessenen Preisen fertig verkauft. Zum OSMU Discord geht es hier: https://discord.gg/vmUtwktnrw
:
Bearbeitet durch User
Mampf F. schrieb: > Reinhard B. schrieb: >> Wie kommt man da am Besten zur Hardware? > > Der OSMU (Open-Source-Miner-United) Discord-Server hat ein paar > verlässliche Bezugsquellen zusammengesammelt. Da gibt es wohl einen Shop > in der EU (Spanien), der die zu angemessenen Preisen fertig verkauft. > > Zum OSMU Discord geht es hier: https://discord.gg/vmUtwktnrw Danke
Angehängte Dateien:
So glaub das Projekt hat jetzt einen Stand erreicht, wo es einfach mal vorsichhinminen kann 🥳 Dashboard unterstützt jetzt auch Testnet- und Regtest-Netzwerk, damit die Influx-Daten sich nicht vermischen. Der Block-Found counter ist jetzt auch nicht mehr statisch - dank Regtest-Netzwerk konnte die ganze Kette von Job an den Miner submittieren bis zum gefundenen Block durchgetestet werden. Für den "public-pool" konnte ich per PR ein paar kleine Änderungen contributen wie ein Full-Docker Setup (Bitcoin Core Node + Public-Pool Instanz) für alle 3 Netze und einen kleineren Fix, damit das Minen im Regtest auch wirklich funktioniert. Client-Software ist jetzt auch stabil, somit, denke ich, hab ich alles eingebaut, was ich wollte und man könnte sagen, es ist fertig 😅
:
Bearbeitet durch User
na dann wollnwer mal hoffen, dass da nicht nur der Stromanbieter gewinnt
Steve van de Grens schrieb: > submittieren GPT4: "Submittieren" bedeutet, etwas einzureichen oder vorzulegen, oft im Kontext von Dokumenten oder Informationen." Kann ich wärmstens empfehlen - Chatti weiß alles 😍
Mampf F. schrieb: > Kann ich wärmstens empfehlen - Chatti weiß alles Das Problem dabei ist: Ich bemerke nicht, wenn er mir Blödsinn erzählt.
Mampf F. schrieb: >> submittieren > > GPT4: "Submittieren" bedeutet, etwas einzureichen oder vorzulegen, oft > im Kontext von Dokumenten oder Informationen." Jaja, das liebe Denglisch. "Es reicht nicht, keinen klaren Gedanken fassen zu können, man muss auch unfähig sein, ihn auszudrücken." Autor unbekannt
Falk B. schrieb: > Mampf F. schrieb: >>> submittieren >> >> GPT4: "Submittieren" bedeutet, etwas einzureichen oder vorzulegen, oft >> im Kontext von Dokumenten oder Informationen." > > Jaja, das liebe Denglisch. Das Wort steht im deutschen Duden.
Im Büro habe ich oft gehört, dass man sich zu etwas "committen" soll.
Steve van de Grens schrieb: > Im Büro habe ich oft gehört, dass man sich zu etwas "committen" soll. Damit kann ich d'accord gehen.
Mampf F. schrieb: >> Jaja, das liebe Denglisch. > > Das Wort steht im deutschen Duden. Ja, wie viel anderer Blödsinn auch. Man muss nicht krampfhaft jedes Fremdwort eindeutschen, wenn es PROBLEMLOS deutsche, etablierte (bekannte, verbreitete) Worte dafür gibt!
Steve van de Grens schrieb: > Im Büro habe ich oft gehört, dass man sich zu etwas "committen" soll. Im Chor der Schwachmaten und Lemminge, keine Überraschung. Kleine Kinder plappern auch jeden Unsinn nach, ohne zu wissen was sie da plappern.
Falk B. schrieb: > Kleine Kinder > plappern auch jeden Unsinn nach Z.B. das Lemminge sich kollektiv in den Abgrund stürzen? https://www.scinexx.de/dossierartikel/der-massenselbstmord-der-lemminge/ Funfact zu Schwachköpfen: Es sind immer nur die Anderen.
Falk B. schrieb: > Ja, wie viel anderer Blödsinn auch. Man muss nicht krampfhaft jedes > Fremdwort eindeutschen, wenn es PROBLEMLOS deutsche, etablierte > (bekannte, verbreitete) Worte dafür gibt! Sprache lebt und entwickelt sich weiter. Man muss auch nicht krampfhaft seine Ansichten überall abliefern, wo es niemanden interessiert. Kann ein Mod bitte den Thread wieder ausmisten? 🙏
Michael schrieb: >> Kleine Kinder >> plappern auch jeden Unsinn nach > Z.B. das Lemminge sich kollektiv in den Abgrund stürzen? > https://www.scinexx.de/dossierartikel/der-massenselbstmord-der-lemminge/ Ich meinte die digitalen Lemminge ;-) https://de.wikipedia.org/wiki/Lemmings#:~:text=Lemmings%20ist%20eine%20Reihe%20von,nach%20wie%20vor%20eine%20Fangemeinde.&text=Die%20Spiel%2DLemminge%20sind%20kleine,gr%C3%BCnen%20Haaren%20und%20blauem%20Anzug.
Mampf F. schrieb: > Sprache lebt und entwickelt sich weiter. Ein Misthaufen lebt auch. Und wenn die Deppen die "Sprachentwicklung" voran treiben, bin ich raus. > Man muss auch nicht krampfhaft > seine Ansichten überall abliefern, wo es niemanden interessiert. Das ist ein Diskussionsforum, nicht das Bällebad bei McDoof!
Falk B. schrieb: > Ein Misthaufen lebt auch. Und wenn die Deppen die "Sprachentwicklung" > voran treiben, bin ich raus. Interessiert hier niemanden.
Falk B. schrieb: > McDoof Ich denke du denkglischt nicht?! Ach lieber Falk, die Geschichte mit dem Glashaus und dem Stone kennst du oder?! P.s.: übrigens sehr schönes Projekt Auch wenn wohl nix dabei rum kommt, so ist wohl die Machbarkeit und auch die Leistung dennoch beachtlich. Und Hobby darf auch ruhig Geld kosten...
Rene K. schrieb: > Machbarkeit und > auch die Leistung dennoch beachtlich. VOR seiner 'beachtlichen Leistung' lief das Teil mit einem ESP32, war billiger und verbriet weniger Leistung. Nur ist es zwar sehr schick die Echtzeitanzeige zu haben, aber die wird ja konstant auf 'Totals Blocks Found: 0' stehen.
Michael schrieb: > Nur ist es zwar sehr schick die Echtzeitanzeige zu haben, aber die wird > ja konstant auf 'Totals Blocks Found: 0' stehen. Naja, man braucht halt ECHT ZEIT, bis die Anzeige sich verändert. ;-)
Michael schrieb: > VOR seiner 'beachtlichen Leistung' lief das Teil mit einem ESP32, war > billiger und verbriet weniger Leistung. Nein, nicht billiger. Ich hab das ursprüngliche Projekt auf das Minimum reduziert und sinnvolle Sachen wie Fuse + TVS und LM75-kompatiblen Temperatursensor (unterm Kühlkörper) hinzugefügt. Ist schon nicht so wenig, was weggefallen ist: - kein 3,3V LDO - kein ESP32 - kein OLED - kein DAC um die Core-Spannung einzustellen - kein INAx um den Stromverbrauch zu messen - kein temperaturgesteuerter Lüfter-Controller mehr (der BM1366 hat keinen eigebauten Sensor mehr wie der Vorgänger) und halt andere Änderungen, die keine Kostenersparnis gebracht haben, das Projekt aber DIY-freundlicher machen wie Bauteile auf min 0805 ändern usw Der Kram, der jetzt nicht mehr drauf ist, ist in der summe bestimmt teurer als der Pi3, den ich dafür (gebraucht) gekauft habe. Und bzgl Stromverbrauch: > Der Stromverbrauch des Raspberry Pi 3 liegt im Leerlauf > und bei niedriger CPU-Auslastung laut Messung bei 1,22 Watt, > bei aktiver Nutzung können es 3 Watt sein Die Python-Software idelt zum Großteil nur vor sich hin und wartet auf Events. Michael schrieb: > aber die wird ja konstant auf 'Totals Blocks Found: 0' stehen. Im Mainnet schon, aber nicht im Regtest-Netzwerk^^ War ja so gut wie keine Arbeit, wieso also nicht gleich gescheit machen.
:
Bearbeitet durch User
Kann man da noch was verdienen? Wenn ich schon höre Watt pro PikoCoin ;-)
:
Bearbeitet durch User
Schrott geht immer...
Christian M. schrieb: > Kann man da noch was verdienen? Wenn ich schon höre Watt pro PikoCoin > ;-) Ja sicher, wenn man den Strom dafür vom Nachbarn klaut.
@Mampf F: Ich finde das eine sehr gelungene Portierung von Skots ESP32 Miner für den Pi. Der Vorteil ist das Kabel gebundene Netzwerk. Das würde ich dem ESP32 vorziehen. Zudem kann man auf dem PI3 die Core (also bitcoind) und die ckpool Software laufen lassen, damit hat man ein solo Setup mit bitcoind. Man kann jedoch auch direkt auf solo.ckpool.org Minen und sich die core sparen. Für Core benötigt man eine 1TB USB Festplatte dazu um die Blockchain zu speichern. Der ckpool ist einfach zu konfigurieren und funktioniert auf dem PI ganz gut. Blöcke wurden bereits mit dem Gekkoscience F Miner (300 GHs) auf dem solo.ckpool.org gefunden. Dieses Jahr wurden darauf bis jetzt 10 Blöcke gefunden, wobei der kleinste Miner eine Hashrate von 1,8 THs hatte. viele Dank für deine Arbeit! Ich werde das mal angehen und Aufbauen. Roland
:
Bearbeitet durch User
Roland F. schrieb: > Blöcke wurden bereits mit dem Gekkoscience F Miner (300 GHs) auf dem > solo.ckpool.org gefunden. Es gab auch schon Leute die haben das erste mal im Leben Lotto gespielt und gleich hoch gewonnen. Fakt ist jedoch das insgesammt nur 50% aller Lotto Einnahmen als Gewinne ausgeschüttet werden und somit im Mittel jeder Lottospieler die Hälfte seines Geldes verliert. Der Miner ist nur eine komplizierte Art sein Geld in ein Glücksspiel mit sehr schlechten Chancen zu investieren.
@Michael (Firma: HW Entwicklung) Du übersiehst leider, dass es auch andere Gründe geben kann, warum Menschen BCM betreiben. Z.B. um ihren Beitrag zu leisten um das Netzwerk am Laufen zu halten, sei es weil sie selber BTC halten und daran Interesse haben, dass dieses System fortbesteht oder weil sie von der Sache generell überzeugt sind und Ihnen einige hundert oder gar tausend Euro/USD mehr in der Stromrechnung im Jahr nicht weh tun. Und mittlerweile gibt es tatsächlich Menschen, die ihren PV-Überstrom so verheizen. Hat auch seinen Reiz. Markus
Markus W. schrieb: > Du übersiehst leider, dass es auch andere Gründe geben kann, > warum Menschen BCM betreiben. > Z.B. um ihren Beitrag zu leisten um das Netzwerk am Laufen > zu halten, Wenn ich einen Weg kennen würde, dieses System zu killen würde ich mich sofort ran setzen. So unterschiedlich sind die Menschen, kanns' ma' seh'n
Markus W. schrieb: > Z.B. um ihren Beitrag zu leisten um das Netzwerk am Laufen > zu halten, Ich habe mir das zu Herzen genommen und zwei Heizlüfter in den Garten gestellt. Ich möchte einfach das System am laufen halten und das ist mir die Stromkosten wert. Markus W. schrieb: > weil sie selber BTC halten und daran Interesse > haben, dass dieses System fortbesteht Der einzige Grund weshalb der BTC so hoch steht. Ich schürfe jetzt HummeldummCoins. Eine Eigenkreation die ich unter dem Pseudonym Karotti Kakapopo veröffentlichen werde, weil das total geheimnisvoll klingt. Aber erst wenn ich genug davon geschürft habe, um Milliardär zu werden. Das wird einschlagen wie eine Bombe. Ich werde steinreich werden und das teure Mining Rig und die 12T€ Stromkosten im Monat auf Kredit werden sich als beste Investition meines Lebens herausstellen. Ich kann garnicht scheitern. Mit der ersten Million werde ich Asics bauen lassen, die ich erstmal selber benutze und erst dann für billig unters Volk mische wenn der Hype längst am abflauen ist. Ihr Opfer!
Michael schrieb: > Mit der ersten Million werde ich Asics bauen lassen, die ich erstmal > selber benutze und erst dann für billig unters Volk mische wenn der Hype > längst am abflauen ist. Ohja, das haben - angeblich - ASIC Hersteller ja wirklich gemacht ... "Burn-In"-Tests 🙈
Indirekt was zum Thema Crypto und Umwelt. https://www.handelsblatt.com/finanzen/maerkte/kryptowaehrungen-wie-bitcoin-als-geldanlage-serioeser-wird/100002349.html Markus
Angehängte Dateien:
Kleines Preview ... 4fach Miner 😁 Dieses mal für USB und Firmware in Rust. Enumeriert zwei COM-Ports - einer ist Raw-Kommunikation zu der ASIC-Chain und der 2te ist zum Steuern des Miners (Reset, An/Aus, Temperatur usw).
:
Bearbeitet durch User
Bei mir laufen nun seit Jahresanfag drei bitaxe und den piaxe baue ich gerade auf. Wer sich über die Lotteriechancen erkundigen will, kann es gerne auf der u.g. Seite tun. https://www.blocktrainer.de/solo-mining-rechner/ 1m: 0391G 5m: 0381G 1h: 0382G 1d: 0377G 7d: 0410G lsh: 1704905232 sh: 316218324 bsh: 2713841642.3 besh: 2713841642.0 1m: 0611G 5m: 0529G 1h: 0451G 1d: 0436G 7d: 0388G lsh: 1704905226 sh: 138931130 bsh: 154374120.2 besh: 154374120.0 1m: 0456G 5m: 0448G 1h: 0431G 1d: 0431G 7d: 0374G lsh: 1704905232 sh: 133273340 bsh: 205471434.2 besh: 205471434.0 LG Markus
So ich hab mal alles durch gelesen, Respekt für die Arbeit einfach Prima. Verstehe ich das Bild Richtig das du ein Board gebaut hast mit 4 Asics also Quasi 2th/hashes ?
Angehängte Dateien:
-
image.png
46 KB -
image.png
46 KB -
GDgULi8W8AABoyz.jpeg
350 KB -
IMG_20240110_144649_edit_2380214075361804.jpg
240 KB
Der mit dem Wolf T. schrieb: > Verstehe ich das Bild Richtig das du ein Board gebaut hast mit 4 Asics > also Quasi 2th/hashes ? Ja genau, allerdings erreiche ich momentan die 2TH nur Peak - ich weiß noch nicht, ob ich nochmal was nachlöten muss oder ob das so normal ist 🤔 Ist btw der weltweit erste Open Source + Open Hardware Multichip Miner 😅 Hab noch ein besseres Bildchen angehängt. (das dritte Bild ist sehr verschlonzt ... Die (nicht-leitende) Artctic Wärmeleitpaste kriegt man kaum weg ... 😒 Stromaufnahme sind jetzt 48W. War eine kleine Herausforderung die Stromversorgung dafür zu basteln, aber sie hält ganz gut durch ... Sind immerhin sowas 40A was die liefern muss. Ein FPGA-Miner-Developer-Guru gab mir den Tipp meine Firmware mit "embassy-rs" zu entwickeln - muss sagen, das ist echt super! Um zwei virtuelle COM-Ports zur Verfügung zu stellen waren insg nur 150 Zeilen Code nötig - mittlerweile sind es natürlich mehr^^ Dnd das ganze läuft mit dem async Konzept von Rust, man kriegt quasi "Multithreading" geschenkt. Ach hab auch noch ein Case-Design angehängt ... Kann ich quasi schon zum drucken anfangen. Ich hoffe ich krieg das schön in Autolack-Optik lackiert ... Aber glaub da muss ich bei den Modellbauern kucken, was die da benutzen. Muss noch aufräumen, dann kommt alles wieder in ein Repo. edit: das eine Bild versehentlich 2mal angehängt.
:
Bearbeitet durch User
Angehängte Dateien:
-
IMG_0048.bmp
400 KB
Hallo Thomas,
tolles Projekt.
Hast Du schon eine github Seite dafür eingerichtet?
Als Qaxe habe ich nichts gefunden und im piaxe Bereich
wurde ich auch nicht fündig.
LG
Markus
PS.:
Ich habe mir über L1 beim bitaxe RPI KK (20x20mm) geklebt,
damit steigt die Hashrate bei meinen drei Boards zusammen
auf knapp 2T.
Ich hab festgestellt, das bei Anwendung von Kältespray pro ASIC
1T möglich sind. Also ist die richtige Kühlung das A&O
Jetzt liegt die L1 Temp. mit KK bei 66°C, gegenüber 76°C ohne.
{
"hashrate1m": "1.96T",
"hashrate5m": "1.62T",
}
1m: 0001T 5m: 0730G 1h: 0294G 1d: 0393G 7d: 0407G lsh: 1705058884 sh:
330295737 bsh: 2713841642.3 besh: 2713841642.0
1m: 0403G 5m: 0439G 1h: 0457G 1d: 0435G 7d: 0397G lsh: 1705058898 sh:
154338123 bsh: 154374120.2 besh: 154374120.0
1m: 0562G 5m: 0489G 1h: 0437G 1d: 0435G 7d: 0388G lsh: 1705058900 sh:
148887334 bsh: 205471434.2 besh: 205471434.0
Sorry Thomas, hatte Tomaten auf den Augen. https://github.com/shufps/piaxe/tree/qaxe Qaxe ist im Branch Menu zu finden. Ich habe auf dem Toplevel Deines github-Auftritts gsucht. LG Markus
:
Bearbeitet durch User
Markus W. schrieb: > hatte Tomaten auf den Augen. > > https://github.com/shufps/piaxe/tree/qaxe > > Qaxe ist im Branch Menu zu finden. > Ich habe auf dem Toplevel Deines github-Auftritts gsucht. Es bekommt dann auch ein neues Repository - glaub der Branch ist ziemlich aktuell mit dem Revision-2 Board (noch nicht aufgebaut, die Bilder sind ganz frisch von Rev1), aber Firmware fehlt in dem Repo noch komplett. Markus W. schrieb: > Ich hab festgestellt, das bei Anwendung von Kältespray pro ASIC > 1T möglich sind. Also ist die richtige Kühlung das A&O > Jetzt liegt die L1 Temp. mit KK bei 66°C, gegenüber 76°C ohne. Wow beeindruckend! Einer von der OSMU Community hat einen "immersion"-Test gemacht und kam dabei auch auf 1TH mit einem einzigen ASIC. Btw, mein LGA1151x Kühler auf dem Qaxe hält die ASICs auf 30°C bei normaler Raumtemperatur. Glaub da könnte ich dann auch noch kucken, wie hoch ich den Clock der ASICs drehen kann. Hätte nur Bedenken mit der Stromversorgung, weil die Leistung ja dann steigen würde - selbst aktiv gekühlt wird das ziemlich heiß Eventuell wäre es sogar besser den Sweetspot für Hashrate/W zu suchen. Evtl liegt der irgendwo bei zB 80% der normal üblichen ASIC-Clocksfrequenz 🤔 Dann könnte man quasi die Effizienz maximieren.
:
Bearbeitet durch User
Rev2 Änderungen sind: - größer (48Pin L1 statt 32Pin L0) STM32 mit Quarzoszillator (die 32Pin Varianten haben nur HSIs) - Zwei Kanäle PWM sauber auf 5V push-pull gepegelwandelt (nach Noctua PWM Spezifikation) (und damit wurde der 3,3V Buck zum 5V Buck mit einem 3,3V 1117er LDO für den STM32) - zweiter Kanal um den 1,2V Converter zu kühlen - USB-C - 2 Pin-Header für LEDs, die man dann in eine Frontplatte oder den "Kühlergrill" bauen kann. - Die Layer wurden für die Stromversorgung optimiert - zweiter Temperatursensor auf der Rückseite des Boards unter dem 1,2V Konverter Platinen sind schon fast da - muss nur nochmal ASICs bestellen 🥺
:
Bearbeitet durch User
Hallo Thomas, ich habe gerade auch eine PCB bei JLCPCB vom Qaxe geordert. Hast Du den Cu-Belag mit 1oz oder 2oz gewählt, um die 50A besser führen zu können. Was willst Du in der zweiten PCB Version noch ändern? War ich zu schnell mit meiner Order ;-) Hoffe ich bekomme die ASICs günstiger. Die letzten lagen bei 23€, ohne Zoll, pro Stück. Werde mal zehn am Stück bestellen und hoffe mir dann zwei von den Qaxe aufbauen zu können. Stromkosten würden sich bei meinem Tarif auf 300€ Pro Jahr belaufen, die Wahrscheinlichkeit einen Block zu minen liegt dann mit 4TH/Sek. bei 1 zu 2.854 pro Jahr, bei aktueller Gesamt-Hash-Rate. Markus PS.: Falls jemand will kann ich bis zu 6 PCP's vom Qaxe und PIaxe abgeben. Details via PN.
:
Bearbeitet durch User
Markus W. schrieb: > ich habe gerade auch eine PCB bei JLCPCB vom Qaxe geordert. > Hast Du den Cu-Belag mit 1oz oder 2oz gewählt, um die 50A > besser führen zu können. Rev2 hab ich mit 1oz/1oz für Außen und Innen bestellt, die Rev1 sogar nur 1oz/0,5oz. Funktioniert aber auch :) Glaub die 2oz kann man sich sparen, es wird für die Stromversorgung 2 Layer genutzt. > Was willst Du in der zweiten PCB Version noch ändern? > War ich zu schnell mit meiner Order ;-) Hatte ich gerade noch gepostet :) Nein nein, alles gut - das Repo war aktuell. Quasi der Stand, den ich selbst für Rev2 bestellt habe. > Hoffe ich bekomme die ASICs günstiger. Die letzten lagen > bei 23€, ohne Zoll, pro Stück. Ja, das geht ins Geld ... 🙈 > Stromkosten würden sich bei meinem Tarif auf 300€ Pro Jahr > belaufen, die Wahrscheinlichkeit einen Block zu minen liegt > dann mit 4TH/Sek. bei 1 zu 2.854 pro Jahr, bei aktueller > Gesamt-Hash-Rate. Das ist garnicht so übel 🤔
:
Bearbeitet durch User
Dank Deiner Vorarbeit :-) Das Angebot mit 10% Refund besteht noch (abzüglich Steuer, also 0.066x6,25BTC)! ;-) Markus
Markus W. schrieb: > Das Angebot mit 10% Refund besteht noch > (abzüglich Steuer, also 0.066x6,25BTC)! > ;-) Könnte ich dann in tolle neue Hardwareprojekt re-investieren^^ 😂
Genau so habe ich mir das auch gedacht. Also Daumen Drücken! LG+SWE Markus
Sehr cooles Projekt. Bin begeistert von dem Miner mit den 4 Asics! Wäre da über einen Austausch an Infos und falls gewünscht an einer Mitarbeit sehr interessiert. Gerne melden :-)
Angehängte Dateien:
-
Unbenannt.png
100 KB
Ich glaub jetzt läuft er so wie er soll! 🥳 Hab alles sauber zusammengetragen und hier abgeladen: https://github.com/shufps/qaxe
Mampf F. schrieb: >> Stromkosten würden sich bei meinem Tarif auf 300€ Pro Jahr >> belaufen, die Wahrscheinlichkeit einen Block zu minen liegt >> dann mit 4TH/Sek. bei 1 zu 2.854 pro Jahr, bei aktueller >> Gesamt-Hash-Rate. > > Das ist garnicht so übel 🤔 Also 300 EUR pro Jahr für einen Fund statistisch alle ~3000 Jahre? D.h. die erwarteten Kosten für einen Block liegen bei 900k. Super Deal. Ihr seid ja Finanzgenies. Spielst du auch Lotto weil "es gewinnt ja fast jede Woche jemand den Jackpot"? Und hast du ein narrensicheres System beim Roulette?
:
Bearbeitet durch User
@Thomas, alias Mampf F. hast Du schon raus bekommen, was der Unterschied vom BM1366AG zum BM1366AL ist. Wenn es eine neuere Charge sein soll, die gewisse Fehler bereinigt, wäre die AL Variante wohl besser. Allerdings sind die Preise für die AG Version zum 3-4 Eure höher, was mich an meiner Vermutung zweifeln lässt. Hast Du im qaxe-Repo auch den KK/Lüfter angegeben, den Du benützt. Ist da ein noctua drauf, also die leisen Varianten? Markus
Sieht gut aus! Wie hast du den Miner vorgesehen? Als Solo-Miner oder mit Möglichkeit auf Pool-Mining? Interessant wäre auch andere Währungen zu unterstützen. Die graphische Oberfläche gefällt mir an sich sehr gut. Was ich eventuell noch mit anfügen würde wäre ein Spannungsmonitor. Beispiel: Minen mit Balkonkraftwerk. Dann wäre interessant per Webinterface den Spannungsverlauf der letzten 24/48/72h sehen zu können. Wäre aber nur noch ein kleines Improvement. Sollte Pool-Mining unterstützt werden wäre natürlich noch eine Anzeige über bereits geschürfte Anteile toll damit man nicht wieder Seiten wechseln muss. Sollte natürlich nicht zu überladen sein... So wie es aussieht find ich es aber optisch sehr ansprechend und die wichtigsten Infos sofort im Blick. Tolle Arbeit!
Mampf F. schrieb: > Ich glaub jetzt läuft er so wie er soll! 🥳
1 | Total Blocks found: 0 |
Als Elektroheizung ist das Ding dann doch arg over-engineered. Oliver
> hast Du schon raus bekommen, was der Unterschied > vom BM1366AG zum BM1366AL ist. Das weiß die OSMU Community leider auch nicht - sie haben keine Unterschiede festgestellt. > Hast Du im qaxe-Repo auch den KK/Lüfter angegeben, den Du > benützt. Ist da ein noctua drauf, also die leisen Varianten? Lüfter ist dieser hier: Xilence I402 Intel Tower CPU Luft Kühler, LGA 1150/1151/1155/1156/1700/1200 Der läuft mit "0%" PWM ... Xilence scheint wohl eine Mindestdrehzahl zu haben, ganz stoppen kann man ihn nicht. Ist aber dann quasi unhörbar leise und hält die ASICs auf 41°C. Auf volle Pulle kühlt er runter auf 30°C - aber ich konnte da noch keinen Effekt auf die Hashrate sehen. Be N. schrieb: > Als Solo-Miner oder mit > Möglichkeit auf Pool-Mining? Der Stratum-Client kann beides. Es gibt Mining-Pools, mit denen mal solo-mined und alle Rewards bekommt man selbst. ( https://solo.cat/ oder https://web.public-pool.io/#/ ). Beide behalten nichts für sich ein. Er würde aber auch in einem normalen Pool arbeiten. Stratum-Protokoll unterstützt beides ohne Unterschiede und was mit den Shares passiert, wird dann auf dem Server entschieden. Be N. schrieb: > So wie es aussieht find ich es aber optisch sehr ansprechend und die > wichtigsten Infos sofort im Blick. Tolle Arbeit! Vielen Dank! 🤗 Ein Arbeitskollege hat mit seinem Home Assistant die InfluxDB angezapft und visualisiert dort die Daten. Kann man quasi die Grafana Flux-Queries 1-zu-1 direkt benutzen. Und er hat wohl auch eine Smarte Steckdose, die dann die Leistungsaufnahme misst und sie auch gleich anzeigt.
:
Bearbeitet durch User
Oliver S. schrieb: > Als Elektroheizung ist das Ding dann doch arg over-engineered. > > Oliver Nach 3Tagen und 17Stunden... Das ist ein tolles Projekt mit einer geringen Leistungsaufnahme im Vergleich zu den großen Minern... Es geht hier nicht zwangsläufig um Gewinne sondern um die Materie zu verstehen und dem Spaß am Basteln und der Entwicklung. Ich würde aber behaupten, dass es sich durchaus durch die geringe Leistungsaufnahme rechnen kann wenn man das an einem bestehenden Balkonkraftwerk betreibt und die Energiekosten nicht berechnen muss... Mit 2TH/s kann man jetzt keine Wunder erwarten, betrachtet man aber die Analysen für BTC bis 2030 und rechnet den Ertrag in den Wachstum mit ein ist das durchaus ein kleines Taschengeld. Daher... Over-Engineered ist das nicht, eine Heizung mit 41°C auch fraglich... Durchaus gut entwickelt. Bin begeistert
@Thomas, alias Mampf F., noch ein kleiner Hinweis zum Kauf der Teile bei digikey. Die beiden u.g. Positionen (Widerstände) 2x RMCF0805FT100K 11x RMCF0805FT10K0 müssen in der Liste den Suffix CT (d.h. cut tape) 2x RMCF0805FT100KCT 11x RMCF0805FT10K0CT tragen, sonst bekommt man beim Import der digikey.csv Teile-Liste zwei Fehler angezeigt! Ich konnte das leider nicht als Issue in github eintragen, Mangels entsprechender Rechte. LG Markus
:
Bearbeitet durch User
Angehängte Dateien:
-
h_und_m_invest.jpg
29 KB
Markus W. schrieb: > wie-bitcoin-als-geldanlage-serioeser-wird Da lachen doch die Hühner - BitCoins sind rein spekulativ interessant: Solange der Hype andaurt und immer mehr Deppen einsteigen, wächst auch die Überbewertung. Wer früh eingestiegen ist, verdient, die anderen zahlen drauf. Der Kryptowährung steht nichts reales entgegen, also wird sie irgendwann absacken und sobald das passiert, nimmt niemand etwas an, weil er ja keine Verluste machen möchte. Die kommen nämlich auch dann zustande, wenn der Krypto hoch bewertet ist. Sobald es knickt, biegt sich die Kurve um. Würdest du eine Währung annehmen, deren Wert nicht mehr wächst? Das Einzig Wahre ist ein invest in "H & M" :-)
Bernie schrieb: > Das Einzig Wahre ist ein invest in "H & M" :-) Tja, auch nur wenn man die Feinunze auch wirklich in der Hand hält und nicht spekulativ Gold kauft welches "angeblich" irgendwo in einem Lager liegt. Und wenn morgen eine Ader mit 5 Tonnen Gold in Timbuktu gefunden wird, dann bricht dir dein Gold aber sowas von ein, da kannst dann mit deiner Feinunze das Klo schruppen - weil ein Klostein allemal teurer ist. Dafür das das Gebilde "Bitcoin" nicht funktioniert, gibt es dies aber nun doch schon verdammt lange - trotz Unkenrufen solch "Ewig Gestriger" wie dir. Selbst das tausendjährige Reich hat nicht so lange durchgehalten wie der Bitcoin.
:
Bearbeitet durch User
Bernie schrieb: > Da lachen doch die Hühner - BitCoins sind rein spekulativ interessant: > Solange der Hype andaurt und immer mehr Deppen einsteigen, wächst auch > die Überbewertung. Wer früh eingestiegen ist, verdient, die anderen > zahlen drauf. > > Der Kryptowährung steht nichts reales entgegen, also wird sie irgendwann > absacken und sobald das passiert, nimmt niemand etwas an, weil er ja > keine Verluste machen möchte. Die kommen nämlich auch dann zustande, > wenn der Krypto hoch bewertet ist. Sobald es knickt, biegt sich die > Kurve um. Tut mir leid das zu sagen aber dann hast du von der Thematik einfach keine Ahnung. Ich bin hier aber auch nicht der Erklärbar, wenn aber dazu fragen kommen kann ich die gerne beantworten. Aber zu deiner Aussage: Absoluter Nonsense
@Bernie, das einzig Wahre ist Diversifikation, sofern Du Dein Vermögen erhalten willst. Ob Du nun mit BTC, Gold, Aktien oder Grundstücken spekulierst ist Dir überlassen. Irgendwann musst Du für Dich selber Bilanz ziehen und Dich selber fragen ob Du Deine gesteckten Ziele erreicht hast. In diesem Sinne sollte es jeder mit sich selber ausmachen, was er bereit ist wie zu investieren und was zu riskieren. Jedem das seine. Markus PS.: Bleiben wie bei der Technik - Für Finanz-Angelegenheiten gibt es bessere Foren.
:
Bearbeitet durch User
Markus W. schrieb: > Ich konnte das leider nicht als Issue in github eintragen, > Mangels entsprechender Rechte. Vielen Dank! Das werde ich gleich reparieren :)
@Mampf F., hast Du die u.g. 1x NCP1117ST33T3G IC REG LINEAR 3.3V 1A SOT223 0,62€ 1x BSS138CT-ND MOSFET N-CH 50V 220MA SOT23-3 0,32€ in fünffacher Anzahl vorrätig und könntest Sie veräußern? Waren, die einzigen, die digikey z.Z. nicht liefern kann. Mouser hat zwar den BSS138 auf Lager, nicht aber den NCP1117ST33T3G. Auch TME hat die Teile nicht. Bevor ich in CN ordere, frage ich mal bei Dir nach. LG Markus
Angehängte Dateien:
-
Dbqfg5nV4AMpk1z.jpg
70 KB
Cyblord -. schrieb: > Super Deal. Ihr seid ja Finanzgenies. :D
Es wäre noch gut wenn du die Bibliotheken welche du verwendest noch beifügen würdest. Plugins wären auch gut :)
Rene K. schrieb: > Und wenn morgen eine Ader mit 5 Tonnen Gold in Timbuktu gefunden wird, ... ist das überhaupt kein Problem und fällt kaum auf: Es werden jedes Jahr Millionen Tonnen Gold geschürft. Der Restbestand der Erde wird auf MiaTonnen geschätzt. Allerdings ist die Menge an Gold damit trotzdem durchschnittlich nur um 2% / Jahr am Wachsen, während Geld um 4-5% wächst. Na? merkt jemand was? Die Geldmenge führt zu einem stärkeren Verfall. Nur weil es derzeit massig Zinsen gibt, ist der Goldpreis etwas gesunken. Markus W. schrieb: > Bleiben wir bei der Technik Sehr gerne: Der Bedarf an Gold in der Computertechnik und Elektroindustrie wächst jedes Jahr um 12%. Das bedeuet, dass immer mehr recycled werden muss, was immer teuerer wird, weil es immer mehr Länder mit Umweltauflagen gibt. Der Preis für Recycling Gold ist um 8% gestiegen, pro Jahr in den letzen 5 Jahren! Schon fangen Viele an und schießen aus den Goldreserven zu. Die Bank von Malaysia hat im verg Jahr fast ein Zehntel des Bruttoinlandsprodukts an Gold aufgekauft und stößt es an die Computerhersteller ab. Ich habe um 2017 das erste mal Gold gekauft und mit diesem bereits eine Steigerung von 26% gehabt. Steuerfrei. Zwischendrin mal was verkauft, fast 8k Gewinn, steuerfrei, da länger gehalten, als 1 Jahr.
Rene K. schrieb: > wenn morgen eine Ader mit 5 Tonnen Gold in Timbuktu gefunden wird Passiert absolut garnichts. Denn der Gold Preis ist ebenso ein gemanagter Preis wie der Bitcoin Kurs oder der Preis für Diamanten. Es macht für alle großen Inverstoren Sinn den Kurs zu stützen um ihr Eigentum zu schützen. Auch Gold ist letztlich fast wertlos. Man braucht geringfügige Mengen für technische Prozesse. Ansonsten ist es zur Konstruktion völlig Wertlos, weil zu weich. Auch völlig unerfindlichen Gründen bemessen menschen dem Gold einen hohen Wert zu und wollen es haben um daraus Armbänder und ketten zu formen oder es in Barren in den Safe zu legen. Aber eigentlich ist das weniger Nützlich als Blei. Gold ist ein transportables Tauschmittel. Und da allen klar ist das die Welt im Wandel ist und der $ faktisch Monopoligeld, schichten kluge Zentralbanker längst ihre großen $ Reserven in Gold und andere Fremdwährungen um. Man könnte auch Muschelschalen nehmen.
Markus W. schrieb: > Waren, die einzigen, die digikey z.Z. nicht liefern kann. > > Mouser hat zwar den BSS138 auf Lager, nicht aber den > NCP1117ST33T3G. Auch TME hat die Teile nicht. Ach da kannst du irgendwelche BSS138 und irgendwelche 1117-3.3 ordern. Muss mal meinen BOM-Generator mit neuen Teilenummern aktualisieren, weil die gibt es glaub ich schon länger nicht mehr. Zum Beispiel: 488-LM1117IMPX-ADJNOPBCT-ND 4530-BSS138CT-ND Beide werden ja von zig Herstellern hergestellt. Kleiner Hinweis noch - das Board hat einen 2x5 1.27mm Pin-Socket mit der Pinbelegung eines STLinkV2 Klons on Board. Würde empfehlen noch 3 Bauteile (< 10€) und bei JLC eine Mini-Platine zu ordern für einen Raspi Pico + 2x5 Socket, dann hast du einen schöne CMSIS-DAP Programmieradapter. Glaub der STM32L151 hätte auch einen eingebauten DFU Bootloader, wenn man den BOOT-Pin auf High zieht. Hab leider nicht drangedacht einen Button auf dem Board zu montieren, um das zu tun 🙈 Ich pack das gleich mal in irgendein Repo und poste hier den Link.
:
Bearbeitet durch User
Rene K. schrieb: > Und wenn morgen eine Ader mit 5 Tonnen Gold in Timbuktu gefunden wird, > dann bricht dir dein Gold aber sowas von ein, da kannst dann mit deiner > Feinunze das Klo schruppen - weil ein Klostein allemal teurer ist. warum muss man hier eigentlich immer so masslos übertreiben?
Bernie schrieb: > Es werden jedes Jahr Millionen Tonnen Gold geschürft. Goldhaliges Gestein, das mag sein. Wieviel Tonnen Gold sind seit der Antike bis heute gefördert worden? Kürzlich lass ich eine Zahl von ca 190Tausend
@ Mampf F., Habe jetzt von Andre den Tipp bekommen, dass es die Teile bei Reichelt gibt und auch gleich geordert. Somit ist der Fall erledigt. LG Markus PS.: @Bernie, hättest Du Dir Anfang 2016 Pa ins Schließfach gelegt, trotz 19% MwSt, wäre Dein Gewinn Anfang 2021 nicht 26%, sondern 260%+ gewesen. Und es gibt auch Leute die mit BTC Deinen Gewinn um Zehnerpotenzen toppen. Alles eine Frage des Timings, einer Portion Glück und einer gesunden Einschätzung der Wirtschaftslage und dem Wissen um die Möglichkeiten ;-) Es gab zu allen Zeiten Menschen die Profite machen können und die, die Verluste einfahren. Ist halt so im Leben, damit muss man umgehen können. Nach dem Motto "no risk no fun". Und nun wieder zurück zur Technik.
Mampf F. schrieb: > Hier das Repo zum CMSIS-DAP Adapter: > > https://github.com/shufps/raspi-pico-dap Gute Idee, hab zum Glück noch einen Segger Ultra+ rumfliegen. ;)
Angehängte Dateien:
-
qaxe_cooling_sch.png
51 KB
@Mampf F. habe gerade im qaxe Schematic gesehen, dass Du zwei Lüfter- Ansteuerungen vorgesehen hast. Hat Dein verwendeter CPU-KK zwei Lüfter, oder willst Du die Platine auch noch an den V-Reglern anblasen? Markus
Angehängte Dateien:
-
qaxe_j2_con_sch.png
96 KB -
qaxe_j2_con_pcb.png
270 KB
@Mampf F., was hat es mit Con J2 auf sich? Ist im BM1366 Schematic durchgestrichen. Ist nur zum Testen/Monitoren der ASIC Spannungen vorgesehen? Oder zum Debuggen via Logic-Probe des ASIC Protokolls? Markus
:
Bearbeitet durch User
Markus W. schrieb: > Hat Dein verwendeter CPU-KK zwei Lüfter, oder willst Du die > Platine auch noch an den V-Reglern anblasen? Ja genau, mein Gehäuse sieht einen zweiten 40mm Lüfter für den Step-Down-Converter vor und ich würde beide Lüfter gerne separat einstellen können. zB hab ich festgestellt, dass es fast 500GH Unterschied macht, ob man die ASICs auf 30°C oder auf 42°C hat (wärmer ist schneller). Der LGA115x Lüfter läuft auf minimaler Drehzahl um die 42°C zu erreichen. Den Step-Down möchte ich aber immer so gut kühlen wie es geht, deshalb 2 Kanäle. Markus W. schrieb: > Ist im BM1366 Schematic durchgestrichen. > Oder zum Debuggen via Logic-Probe des ASIC Protokolls? Ja genau, ist nur zum Debuggen des ASIC-Protokolls. edit: Oh und schalte mal die Fab-Layer aus - ich benutz die nicht und kümmere mich somit auch nicht darum, wie sie aussehen 😁 Nutze immer das hier: https://github.com/openscopeproject/InteractiveHtmlBom https://openscopeproject.org/InteractiveHtmlBomDemo/
:
Bearbeitet durch User
Beitrag #7581799 wurde von einem Moderator gelöscht.
Beitrag #7581866 wurde von einem Moderator gelöscht.
Wodurch steigt die Hashrate wenn der Chip eine höhere Temperatur hat? Ich kenne nur die thermische Drosselung wenn es in Richtung Überhitzung geht.
Die hash Werte steigen um so schneller man die CPU (asiscs) Taktet mhz 1250 zum Beispiel und dann vielleicht noch die Spannung regulieren muss damit er nicht zu heiß wird.
@Mampf F. Thomas, bist Du da sicher, >zB hab ich festgestellt, dass es fast 500GH Unterschied macht, ob man >die ASICs auf 30°C oder auf 42°C hat (wärmer ist schneller). Bei mir werden die ASIC's schneller, wenn ich sie mit Kältespray traktiere. Wie schon geschrieben Richtung 1TH/s. Meist gibt es einen Sensor, der den Takt drosselt, damit die Chips keine Kernschmelze erleiden. Der Widerstand nimmt bei Wärme ab und damit der Stromanstieg zu und damit die verbrauchte Leistung. Auf Dauer schädigt dieser Anstieg den Chip, wenn er in die oberen Regionen verstößt. Deswegen gibt es ja y.B. SiC (Silizium-Carbid), das Temperaturen jenseits der 130°C verträgt. Markus
:
Bearbeitet durch User
Sehe ich das richtig, dass mit einer entsprechenden Anpassung mehrere ASICs versorgt werden können? z.B. 8 ASICSs: Größerer STM für die zusätzlichen Überwachungen, zusätzliche Spannungsversorgung (doppelte Auslegung) und Änderung der MAX_NUM_RESPONSES auf 8? Vielleicht hab ich grad nur zu oberflächlich drüber geschaut...
Be N. schrieb: > z.B. 8 ASICSs: > > Größerer STM für die zusätzlichen Überwachungen, zusätzliche > Spannungsversorgung (doppelte Auslegung) und Änderung der > MAX_NUM_RESPONSES auf 8? > > Vielleicht hab ich grad nur zu oberflächlich drüber geschaut... Ja ist schon so, wie du denkst. Bitmain chaint - ich glaube - 110 ASICs so :) Allerdings versorgen sie die ASICs in einer "Matrix". Sie haben immer 11 ASICs parallel und jeweils solche 11-ASCIS seriell. Man könnte sagen 10S11P Konfiguration^^ Haben mehrere Ground-Levels und müssen die Daten von der einen Voltage Domain auf die andere per Pegelwandler anpassen. Bei mir hab ich gecheatet, weil ich einfach alles Parallel versorgt habe. Das "Hex"-Projekt von OSMU möchte das aber ähnlich wie Bitmain machen, aber in 3S2P Konfiguration.
:
Bearbeitet durch User
Mampf F. schrieb: > Ja ist schon so, wie du denkst. Ich würde hierzu einfach mal deine Vorlage in gewissen Teilen nutzen und die Hardware entsprechend anpassen um z.B. bis zu 9 ASICs in Reihe laufen zu lassen. An sich sollte sich das auch ausgehen auf der Fläche des Kühlers. Hab hier noch ein AiO Wassserkühler liegen für bis zu 190W... Der sollte das ordentlich kühlen können. Habe hierzu mal einen Schaltplan auf Papier gezeichnet. Da sollte (für erste Entwicklungen) eigentlich der STM noch ausreichen. Man müsste lediglich den Code an die Peripherie anpassen. Da muss ich mich aber noch im Detail in deinen Code einlesen. Wenn das für dich in Ordnung ist, würd ich mich da mal ranwagen. Wie viel ASICs auf die Fläche des Kühlers (die 40*40mm) siehst du realistisch?
Be N. schrieb: > Habe hierzu mal einen Schaltplan auf Papier gezeichnet. Da sollte (für > erste Entwicklungen) eigentlich der STM noch ausreichen. Man müsste > lediglich den Code an die Peripherie anpassen. Da muss ich mich aber > noch im Detail in deinen Code einlesen. Der STM reicht auch für 100. Das "MAX_NUM_RESPONSES" ist wirklich nur ein Workaround für die Software, weil wenn er Daten, die er über USART empfangen hat an USB weiterleitet, läuft in der Zeit kein DMA-Empfang und Responses könnten verloren gehen, insbesondere bei den Chip-ID-Responses, die alle auf einmal quasi kommen. Quasi wenn man die Anzahl der ASCIs in der Chain zählt, schickt man das Chip-ID Kommando und alle ASICs antworten dann mit einer Response. Bei einer Puffergröße von 4 Responses passen alle rein. (Eine Response hat fix 11 Bytes, immer). Glaube, mit etwas Programmier-Aufwand könnte man das so umbauen, dass man den DMA Puffer nicht mehr benötigt, also USB-Transfer in einem eigenen Task läuft und USART nicht mehr blockiert - aber das war es mir (noch) nicht wert. Im Normalfall ist es ja so, dass die ASIC-"Difficulty" vom Stratum-Server so gesteuert wird, dass alle paar Sekunden eine Response kommt. Ob die vom 100ten ASCI oder vom ersten kommt ist egal - die wandert durch die ganze Chain zum STM und das gibt es quasi keine CPU-Last oder so. > Wenn das für dich in Ordnung ist, würd ich mich da mal ranwagen. Selbstverständlich! Ich hab eine GPL-Lizenz dem Repository hinzugefügt - feel free alles, was ich gemacht habe, für eigene Projekte zu benutzen 🤗 > > Wie viel ASICs auf die Fläche des Kühlers (die 40*40mm) siehst du > realistisch? Das hängt davon ab, wie klein die Kondensatoren sind. Wenn du das wegkühlen kannst und für das "Cap-Grid" auf der Rückseite 0402er Cs benutzt, kannst du das noch dichter packen. 8 könnten da gehen, aber hängt wirklich nur davon ab, wie du es routen kannst und welche Bauteilgröße du verwendest und ob die die Wärme wegkühlen kannst. Der LGA115x-Kühler hat mit den 4 Stück keinerlei Probleme. Wenn du zB 8 ASCIs parallel versorgen willst, müsstest du - wie du schon meintest - den Buck-Konverter duplizieren oder dir etwas anderes überlegen, das den Strom liefern kann. Es gibt da insbesondere für FPGA Stromversorgungen supereffiziente ICs, die teilweise schon MOSFET-Treiber eingebaut haben und in einem 5x5 Gehäuse 40A liefern können und dann auch noch zu einem Multi-Phase-Setup verbunden werden können usw. Mein LTC3856 ist technologiemäßig schon etwas älter und es gibt besseres mittlerweile.
:
Bearbeitet durch User
Mampf F. schrieb: > Selbstverständlich! Ich hab eine GPL-Lizenz dem Repository hinzugefügt - > feel free alles, was ich gemacht habe, für eigene Projekte zu benutzen > 🤗 Sehr gut! Dann mach ich mich da mal dran und sollte ich mal eine solide Version haben stell ich dir die mal zur Verfügung. Eventuell erstelle ich dann auch einen eigenen Branch. Dann kann man das notfalls am Ende mal mergen.
Wie garantiert Ihr, daß die ASIC's wirklich in einer Ebene liegen, das der KK alle gleichmäßig kühlt. Verlasst Ihr Euch auf die Kontakt-Paste, dass sie die Unebenheiten ausgleicht, oder legt ihr beim Loten im Ofen ein Cu od. Al Platte auf die ASIC's das sie einen gleichmäßigen Anpressdruck haben? Markus
:
Bearbeitet durch User
Bei so einem Solominer hätte ich immer die Sorge, dass er Tag und Nacht meinen Strom verbrät und dann, wenn er den passenden Hash findet, der Ablauf zum abholen der aktuell 6,25 btc nicht erfolgreich funktioniert. Der Fall tritt schließlich rechnerisch so selten auf, dass man praktisch keinen Testlauf machen kann. So einen Fehlschlag bemerkt man vielleicht nicht einmal. Oder ist dieses Problem ausgemerzt, dadurch dass fast alles beim Mining-Pool abgewickelt wird und man dort nachsehen kann ob alles auf "grün" steht?
Markus W. schrieb: > Verlasst Ihr Euch auf die Kontakt-Paste, dass sie die Unebenheiten > ausgleicht, oder legt ihr beim Loten im Ofen ein Cu od. Al Platte > auf die ASIC's das sie einen gleichmäßigen Anpressdruck haben? Oh hmm, darüber hab ich garnicht nachgedacht - deine Idee hört sich interessant an 🤔 T. schrieb: > Bei so einem Solominer hätte ich immer die Sorge, dass er Tag und Nacht > meinen Strom verbrät und dann, wenn er den passenden Hash findet, der > Ablauf zum abholen der aktuell 6,25 btc nicht erfolgreich funktioniert. Ich hatte einen PR, der dann auch gemergt wurde, dem Public-Pool beigesteuert, der das Mining im "regtest" Netzwerk ermöglicht. Das "regtest" Netzwerk ist ein privates Netzwerk mit niedriger Difficulty mit dem man alles validieren kann. Es dauert dann quasi nur ein paar Minuten und man kann sich sicher sein, dass Blöcke gefunden werden und kann dann "ruhigen Gewissens" im Mainnet minen. Für mir persönlich war diese Gewissheit Grundvoraussetzung für das Minen im Mainnet. edit: Das Grafana Dashboard hat auch einen Netzwerk-Selektor als Dropdown-List, dann vermischen sich die Mining-Daten verschiedener Netzwerke nicht miteinander. Unterstützt wird mainnet, testnet und regtest. Im Testnet, btw, braucht man auch schon sowas 2 Wochen, bis man was findet. Regtest war daher perfekt, weil es nur ein lokales privates Netzwerk ist (man startet bitcoind mit --regtest mehr oder weniger)
:
Bearbeitet durch User
Markus W. schrieb: > Verlasst Ihr Euch auf die Kontakt-Paste, dass sie die Unebenheiten > ausgleicht, oder legt ihr beim Loten im Ofen ein Cu od. Al Platte > auf die ASIC's das sie einen gleichmäßigen Anpressdruck haben? Die richtige Frage lautet erstmal wie löt ich das Teil allgemein auf die PCB. Da hab ich mir auch noch keine Gedanken gemacht. Hab leider keinen Ofen :-/ Der Rest ist erstmal kein Problem. T. schrieb: > Oder ist dieses Problem ausgemerzt, dadurch dass fast alles beim > Mining-Pool abgewickelt wird und man dort nachsehen kann ob alles auf > "grün" steht? Ich würde den Miner tatsächlich weniger als Solo-Miner betreiben wollen sondern eher in einem Pool laufen lassen um kontinuierlich "Gewinne" einzufahren. Daher auch die Idee mehr ASICs auf das PCB zu bringen.
Be N. schrieb: > Die richtige Frage lautet erstmal wie löt ich das Teil allgemein auf die > PCB. Da hab ich mir auch noch keine Gedanken gemacht. Hab leider keinen > Ofen :-/ Der Rest ist erstmal kein Problem. Ich hab auch keinen Ofen aber mit Heißluft und einem Pre-Heater funktioniert das ganz gut. Pre-Heater, damit man nicht ewig von oben auf den ASIC brennen muss, damit unten drunter die Lötpaste schmilzt. Board schön vorheizen macht die Sache viel viel einfacher und schonender für die Bauteile.
Jeder von euch kennt ja sicherlich den Bitaxe-Solo-Miner. Jemand hat mal in einem YT-Video die Wahrscheinlichkeit für den Block-Reward bei den 500GH/s errechnet. Soll angeblich bei 1:100000000 liegen. Geht man von einer Hashrate von den 2TH/s aus sollte die Wahrscheinlichkeit bei 1:25000000 liegen. Und das im 10-Minuten-Takt. Wenn man bedenkt dass ein 6er im Lotto mit Superzahl eine Wahrscheinlichkeit 1:140000000 liegt und das im Intervall von 3,5Tagen ist das durchaus eine Möglichkeit. Klar, es ist Glücksspiel bei dem man in Vorkasse geht wenn man den Qaxe als Solo-Miner betreibt. Investiert man aber die Summe des Qaxe in Lotto hat man nur eine begrenzte Zeit zu spielen. In meinem Fall mit Balkonkraftwerk ist das eine kontinuierliche Gewinnchance, vorausgesetzt es gibt kein ASIC den Löffel ab ;)
Angehängte Dateien:
-
Unbenannt.JPG
30 KB
Mampf F. schrieb: > Ich hab auch keinen Ofen aber mit Heißluft und einem Pre-Heater > funktioniert das ganz gut. > > Pre-Heater, damit man nicht ewig von oben auf den ASIC brennen muss, > damit unten drunter die Lötpaste schmilzt. > > Board schön vorheizen macht die Sache viel viel einfacher und schonender > für die Bauteile. Klingt vernünftig, hab da mal ein PCB gefunden für kleines Geld als Preheater... Muss ich mal nochmal raussuchen. In den Untiefen meines Macbooks wird das irgendwo noch liegen :D Aus diesem Grund mach ich mich auch die Tage an die Arbeit das Projekt etwas generischer zu gestalten und vielleicht kaskadierbar zu machen. Wie das dann funktioniert mit der Kommunikation mehrere Miner-Module parallel zu betreiben... Da kenn ich mich leider noch nicht so gut aus. Muss ich mich mal einlesen. Rein theoretisch ist es aber möglich auf die Fläche von 1600mm² 9 von den ASICs zu plazieren. Ich hab gestern nur mal rumgespielt ob es möglich wäre. Wird aber ein Spaß die Zusatzbeschaltung zu platzieren. Die Top-Layer hab ich auf die Schnelle gestern wie im Bild angelegt. Würde allmählich aber dazu tendieren einen Kühler mit größerer Auflagefläche zu verwenden oder eventuell eine große Kühlrippe zu verbauen um die Abstände der ASICs zu vergrößern. Muss ich mal Berechnungen anstellen. Ich werd hier informieren.
:
Bearbeitet durch User
Be N. schrieb: > Investiert > man aber die Summe des Qaxe in Lotto hat man nur eine begrenzte Zeit zu > spielen. In meinem Fall mit Balkonkraftwerk ist das eine kontinuierliche > Gewinnchance, vorausgesetzt es gibt kein ASIC den Löffel ab ;) Von Wahrscheinlichkeitsrechnung hast du ja nicht so viel Ahnung. In welchem Intervall man spielt hat doch überhaupt keine relevanten Auswirkungen. Deine Gewinnchance ist so niedrig dass du nie den Jackpot gewinnen wirst. Egal ob beim Lotto oder bei deinem Miner. D.h. alle Ausgaben dafür sind verloren.
:
Bearbeitet durch User
Cyblord -. schrieb: > Von Wahrscheinlichkeitsrechnung hast du ja nicht so viel Ahnung. Liegt schon paar Jahre, paar ist gut gesagt, zurück ^^ Deswegen würde ich ihn nicht als Solo sondern Pool-Miner verwenden
Be N. schrieb: > Deswegen würde ich ihn nicht als Solo sondern Pool-Miner verwenden Das ändert aber auch an den Odds vs. den Outs nichts. Deine Chance steigt im gleichen Verhältnis wie sich dein Gewinn vermindert. Wie eine Lotto-Tippgemeinschaft. Höhere Gewinnschance bei weniger Gewinn. Das gleicht sich exakt aus. Und bringt deshalb genau gar nichts. Deshalb kann man solche Tipp-Gemeinschaften auch nur belächeln.
:
Bearbeitet durch User
Be N. schrieb: > Aus diesem Grund mach ich mich auch die Tage an die Arbeit das Projekt > etwas generischer zu gestalten und vielleicht kaskadierbar zu machen. > Wie das dann funktioniert mit der Kommunikation mehrere Miner-Module > parallel zu betreiben... Da kenn ich mich leider noch nicht so gut aus. > Muss ich mich mal einlesen. Das ist recht einfach - du musst nur irgendwo eine "Terminierung" der Chain vorsehen. Im einfachsten Fall ist das ein 10k Pullup am RI-Pin (Receive Input am letzten ASIC der Chain). Die kann man aber auch pauschal auf das Board nach jedem ASIC packen, das stört nicht. Und die anderen Signale (BI/BO, CI/CO, RO/RI, NRST) schleift man einfach durch die Boards und ASICs
:
Bearbeitet durch User
Hallo zur Info, sehe, gerade dass es noch ein BS Version vom BM1366 gibt, die noch effizienter sein soll. https://www.nbtcminer.com/shop/miner-parts/miner-chip/second-hand-bm1366bs-from-new-antminer-s19k-pro/ Weiß jemand dazu mehr? Markus
Markus W. schrieb: > Hallo zur Info, > sehe, gerade dass es noch ein BS Version vom BM1366 gibt, > die noch effizienter sein soll. > https://www.nbtcminer.com/shop/miner-parts/miner-chip/second-hand-bm1366bs-from-new-antminer-s19k-pro/ > Weiß jemand dazu mehr? > Markus Hab ich mir grad angesehen. Hab auf die Schnelle keine Angabe zur Hashrate gefunden. Meiner Meinung nach nicht wert 30$ mehr zu investieren pro Chip
Mampf F. schrieb: > Be N. schrieb: >> Aus diesem Grund mach ich mich auch die Tage an die Arbeit das Projekt >> etwas generischer zu gestalten und vielleicht kaskadierbar zu machen. >> Wie das dann funktioniert mit der Kommunikation mehrere Miner-Module >> parallel zu betreiben... Da kenn ich mich leider noch nicht so gut aus. >> Muss ich mich mal einlesen. > > Das ist recht einfach - du musst nur irgendwo eine "Terminierung" der > Chain vorsehen. > Im einfachsten Fall ist das ein 10k Pullup am RI-Pin (Receive Input am > letzten ASIC der Chain). > Die kann man aber auch pauschal auf das Board nach jedem ASIC packen, > das stört nicht. > Und die anderen Signale (BI/BO, CI/CO, RO/RI, NRST) schleift man einfach > durch die Boards und ASICs So in der Art hab ich mir das vorgestellt. Sobald ich eine erste Idee hab melde ich mich
Kann es sein das es der neue S21 Chip ist ? Der hat 17,5j/T das wäre aber denke ich auch nicht 30$ extra wert. https://m.bitmain.com/product/detail?pid=00020231007114806548zIkMO7Qo06B5
Das kann man nur beantworten, wenn man den Stromverbrauch gegen rechnen kann. Selbst bei gleicher Rechenleistung könnte es sich rechnen. Wie wäre es mit einer Spende an mampf, damit er das prüft ;-) Wäre auch mit einem Zehner dabei. @Thomas Falls Du keine weiteren piaxe Platinen hast, so kann ich Dir für diesen Test eine bereitstellen. LG Markus
Markus W. schrieb: > @Thomas > Falls Du keine weiteren piaxe Platinen hast, so kann ich Dir > für diesen Test eine bereitstellen. Na na, ich mach jetzt meinen qaxe rev2 fertig, dann war's das für mich. Hab da schon zuviel Zeit investiert^^ 😅
Mampf F. schrieb: > Markus W. schrieb: >> @Thomas >> Falls Du keine weiteren piaxe Platinen hast, so kann ich Dir >> für diesen Test eine bereitstellen. > > Na na, ich mach jetzt meinen qaxe rev2 fertig, dann war's das für mich. > > Hab da schon zuviel Zeit investiert^^ 😅 Dann würd ich Ocxe oder Noxe übernehmen 😀
:
Bearbeitet durch User
@Thomas,
>Hab da schon zuviel Zeit investiert^^
Sorry dachte es wäre für Dich kein zu großer
Aufwand den BS auf ein piaxe Board zu löten
(gegen einen AG zu tauschen) und die Leistungsaufnahme
zu messen.
Da ich neugierig bin, würde ich es auch machen, nur bei mir
wird es wahrscheinlich länger dauern.
Ich habe jetzt den Focus auf den qaxe und würde jetzt nicht
gleich vier BS ASIC's bestellen wollen, um diesen gleich voll
zu bestücken.
Danke auf jeden Fall schon für all Deine Mühen, die Du bis
jetzt schon in das piaxe und qaxe Projekt gesteckt hast.
LG
Markus
Markus W. schrieb: > Da ich neugierig bin, würde ich es auch machen, nur bei mir > wird es wahrscheinlich länger dauern. > > Ich habe jetzt den Focus auf den qaxe und würde jetzt nicht > gleich vier BS ASIC's bestellen wollen, um diesen gleich voll > zu bestücken. Kann mal in meinem Konzept den BM1366BS mal mit vorsehen aber muss ehrlich gestehen, für mich privat sind mir die Mehrkosten für ein eigenes Board zu viel. Sollte der Ocxe oder Noxe möglich sein wären das allein 400-450$ allein nur für die ASICs im Vergleich zum BM1366AG mit 160$. Die Mehrkosten wieder zu erwirtschaften bei der minimalen Steigerung der Hashrate... Sehr fraglich. Selbst wenn man Energiekosten nicht betrachtet wie in meinem Fall durch ein Balkonkraftwerk, nicht rentabel.
Ich habe jetzt eine BS Version ergattert und schicke sie Thomas zum Experimentieren zu, wenn die Sendung bei mir angekommen ist. Dann wissen wir gewiss, ob sich der Aufwand auf BS zu warten lohnen würde. @mampf, siehe PM. LG Markus
:
Bearbeitet durch User
Markus W. schrieb: > Ich habe jetzt eine BS Version ergattert > und schicke sie Thomas zum Experimentieren > zu, wenn die Sendung bei mir angekommen ist. > > Dann wissen wir gewiss, ob sich der Aufwand > auf BS zu warten lohnen würde. Hast du zu dem ASIC schon ein Datenblatt oder Infos gefunden? Habe lediglich eine unsichere Quelle auf die Schnelle entdeckt welche angibt, dass die Hashrate sich um 10% erhöht hätte. Bin der Meinung die Mehrkosten von knapp 35€ pro Chip sind keine 10% wert. Da empfehle ich eher Übertaktung und bessere Kühlung
Die BS Version wurde heute für 45€ angeboten. DB habe ich zu dem BS ASIC nicht, wen auch der Händler mir versprochen hatt Infos zu besorgen. Aber wenn Thomas den piaxe mit einen solchen ASIC bestücken würde, würden wir es genauer sehen. Markus
Markus W. schrieb: > Ich habe jetzt eine BS Version ergattert > und schicke sie Thomas zum Experimentieren > zu, wenn die Sendung bei mir angekommen ist. Stell mich bitte nicht vor vollendeten Tatsachen - sonst sind wir bald keine Freunde mehr^^ Ich lehnte bereits ab, ich werde das nicht testen 😅
Be N. schrieb: > Bin der Meinung die > Mehrkosten von knapp 35€ pro Chip sind keine 10% wert. Da empfehle ich > eher Übertaktung und bessere Kühlung Ja seh ich ähnlich. Sinn machen nur ganz neue Generationen aber keine Versionen die ein bisserl schneller sind aber dann doppelt so teuer sind, imho.
Markus W. schrieb: > Na dann bleibt es eben an mir hängen ;-) Interessiert an deinen Resultaten bin ich aber schon 😅
Mampf F. schrieb: > Markus W. schrieb: >> Na dann bleibt es eben an mir hängen ;-) > > Interessiert an deinen Resultaten bin ich aber schon 😅 Dito, werd erstmal eine 40A 3V6 PS entwerfen, dann seh ich weiter ;)
@Be N., don't tell nonsense! Es geht nur darum, den ASIC auf eine fertige Platine (piaxe) zu löten und nicht das Rad neu zu erfinden! Dem fühle ich mich durchaus gewachsen ;-) LG Markus
Habt ihr bedacht, dass in ca. 3 Monaten das nächste Halving stattfindet? Dadurch wirkt die Sache profitabler als sie mittelfristig sein wird und langfristig steigt die Difficulty so oder so.
Markus W. schrieb: > @Be N., > > don't tell nonsense! > > Es geht nur darum, den ASIC auf eine fertige Platine > (piaxe) zu löten und nicht das Rad neu zu erfinden! > > Dem fühle ich mich durchaus gewachsen ;-) > > LG > Markus Wo spreche ich Blödsinn? Sag doch nur dass ich nicht denke dass sich die Mehrkosten lohnen und ich mich erstmal mit dem 8er Board beschäftige
T. schrieb: > Habt ihr bedacht, dass in ca. 3 Monaten das nächste Halving > stattfindet? Dadurch wirkt die Sache profitabler als sie mittelfristig > sein wird und langfristig steigt die Difficulty so oder so. Ist bewusst ja :)
@Be N.,
sorry mein Fehler,
>Dito, werd erstmal eine 40A 3V6 PS entwerfen, dann seh ich weiter ;)
Hatte gelesen:
entwerf erst einmal ein 40A 3V6 PS - und war etwas angepisst.
Mia culpa!
Markus
Markus W. schrieb: > @Be N., > > sorry mein Fehler, > >>Dito, werd erstmal eine 40A 3V6 PS entwerfen, dann seh ich weiter ;) > > Hatte gelesen: > > entwerf erst einmal ein 40A 3V6 PS - und war etwas angepisst. > > Mia culpa! > > Markus Haha kein Problem ;) Bin aber über die Ergebnisse gespannt wenn du das Teil mal eingelötet hast
In diesem Zusammenhang habe ich mir für den Betrieb des qaxe bei Pollin die folgenden 12V NT vom Mean-Well rausgesucht. 94-352186 MEAN WELL Schaltnetzteil LRS-150-12, 12 V/12,5 A 26,60€ 94-352477 MEAN WELL Schaltnetzteil RSP-150-12, 12 V/12,5 A 50,68€ 94-351498 MEAN WELL Schaltnetzteil RS-150-12, 12 V/12,5 A 34,58€ Tendieren tue ich zu dem günstigsten, da es die größte MTBF hat, allerdings keine aktive PCF wie das 50€ Modell. Auch ist der Wirkungsgrad etwas geringer mit 87% statt 90%. Der Preisunterschied zum 34€ Modell ist mir aber noch nicht klar. Das hat nur die halbe MTBF und ist von den Tolleranzen und dem Wirkungsgrad auch nicht besser. Könnte sein, das es bessere EMI Werte hat, durch eine Passive PCF. Mit den in DB angegebenen Normen bin ich nicht vertraut. Mit den o.g. NT können 2-3 qaxe betrieben werden. LG Markus
:
Bearbeitet durch User
Servernetzteile IBM, HP oder Dell aus der Bucht kommen nicht in Frage? 12V mit 40 bis 100A. Für 20€ zu haben. Sehr saubere Spannungen und von der MTBF her sicher besser. Ciao Robert
R. W. schrieb: > Servernetzteile IBM, HP oder Dell aus der Bucht kommen nicht in Frage? > 12V mit 40 bis 100A. Für 20€ zu haben. Sehr saubere Spannungen und von > der MTBF her sicher besser. > > Ciao Robert Stimmt, jetzt wo dus sagst... Da hab ich auf dem Dachboden auch noch was rumfliegen! Gute Idee
Markus W. schrieb: > Auch ist der Wirkungsgrad etwas geringer mit 87% statt 90%. Da würde ich beim Dauerläufer das nehmen, was den höchsten Wirkungsgrad hat
●DesIntegrator ●. schrieb: > Markus W. schrieb: >> Auch ist der Wirkungsgrad etwas geringer mit 87% statt 90%. > > Da würde ich beim Dauerläufer das nehmen, was den höchsten Wirkungsgrad > hat Würde ich auch zu tendieren. Auf Dauer wirst du durch den schlechten Wirkungsgrad mehr Geld verbraten als die Mehrkosten auf das bessere Netzteil
Da habt Ihr möglicherweise recht, aber ich lege auch Wert auf ein Lüfterloses NT. Dies ist bei Server-NT meist nicht der Fall. Da die Dinger bei Pollin keinen 95% WG haben und man ja meist nicht bis an die Kante mit dem gezogenen Strom geht, liegt man ehe meinst bei 2/3 - 3/4 der Max. Leistung des NT und da ist der WG ehe meist etwas niedriger. Aber wo Ihr das erwähnt, fällt mir gerade ein, das ich noch irgendwo vier ASTEC Module 90-240V auf 12V/25A (300W) rumliegen habe. Die sind dicht und Lüfter-los und habe wohl möglich einen WG > 90% so wie sie aufgebaut sind. Ware früher schweineteuer und ich habe eine Schwung gebraucht erstanden. Markus
Angehängte Dateien:
-
LGA115X-mounting.jpg
230 KB
Hallo Thomas, alias Mampf, zur qaxe KK-Montage folgende Frage. Verwendest Du eine Backplane auf der Unterseite der Platine, siehe Anhang. Dort sind ja auch Kondensatoren platziert, wenn ich Dein Layout ansehe (blaue Footprints). Bin gerade bei Reichelt um mir einige CPU-Kühler anzuschauen. Ich tendiere zu einer flachen Konstruktion, da pro ASIC ja nicht mehr wie 15W zu erwarten sind. z.B. https://www.reichelt.de/cpu-luefter-lga1156-1155-sockel-95-mm-st-fan1156pwm-p190852.html?&trstct=pol_17&nbc=1 https://www.reichelt.de/xilence-ai04t-intel-cpu-kuehler-xi-xc041-p212905.html?&trstct=pol_2&nbc=1 https://www.reichelt.de/iceberg-thermal-icefloe-t65-cpu-kuehler-ict-71307-p341974.html?&trstct=pol_4&nbc=1 https://www.reichelt.de/xilence-i402-performance-c-intel-cpu-kuehler-xi-xc026-p159850.html?&trstct=pol_23&nbc=1 https://www.reichelt.de/scythe-katana-3-cpu-kuehler-white-box-nur-intel-scktn-3000i-p123727.html?&trstct=pol_33&nbc=1 https://www.reichelt.de/inter-tech-argus-su-200b-intel-cpu-kuehler-it88885519-p355452.html?&trstct=pol_34&nbc=1 So was wäre natürlich auch fein, sprengt aber etwas den Rahmen. https://www.reichelt.de/noctua-nh-p1-passiv-cpu-kuehler-no-nh-p1-p311075.html?&trstct=pol_52&nbc=1 https://www.reichelt.de/noctua-nh-u9-tr4-sp3-dual-tower-kuehler-no-nh-u9-tr4-sp3-p316127.html?&trstct=pol_10&nbc=1 LG Markus
Markus W. schrieb: > https://www.reichelt.de/scythe-katana-3-cpu-kuehler-white-box-nur-intel-scktn-3000i-p123727.html?&trstct=pol_33&nbc=1 Würde tatsächlich den empfehlen für Qaxe. Das Board für 8 bzw. 9 ASICs an dem ich grad dran bin (Ocxe Noxe wie auch immer) wird definitiv bessere Kühlung brauchen. Wir reden hier dann von 120-140 Watt
Diesen vielleicht für deinen 6 oder 8 Asic müsste man ausrechnen https://www.amazon.de/ElecGear-EL-80X-K%C3%BChlk%C3%B6rper-Aluminium-W%C3%A4rmeleitpads/dp/B09G74HZFL Oder halt ein block https://www.ebay.de/itm/185848004587?chn=ps&norover=1&mkevt=1&mkrid=707-153316-537668-3&mkcid=2&itemid=185848004587&targetid=4582420911939475&device=c&mktype=&googleloc=&poi=&campaignid=590145416&mkgroupid=1261141477324225&rlsatarget=pla-4582420911939475&abcId=9320708&merchantid=87778&msclkid=876760d110601d8a1957057b93e3c864
:
Bearbeitet durch User
Markus W. schrieb: > Verwendest Du eine Backplane auf der Unterseite der Platine, > siehe Anhang. Dort sind ja auch Kondensatoren platziert, wenn > ich Dein Layout ansehe (blaue Footprints). Jap, hab das Original benutzt, das dabei war. Die Backplate für LGA1151 passt wunderbar. Glaub die sollten für 1151 alle gleich sein 🤔 edit: Die für 1150 1151 1155 1156 sehen wohl alle gleich aus. Lochabstand 75mm.
:
Bearbeitet durch User
Oh vlt sind doch nicht alle gleich 🤔 Ich hab den Xilence I402 Backplate sieht so aus: https://i.ebayimg.com/images/g/N5IAAOSwZHBj7jFT/s-l1600.jpg
Der mit dem Wolf T. schrieb: > Diesen vielleicht für deinen 6 oder 8 Asic müsste man ausrechnen > https://www.amazon.de/ElecGear-EL-80X-K%C3%BChlk%C3%B6rper-Aluminium-W%C3%A4rmeleitpads/dp/B09G74HZFL > Oder halt ein block > https://www.ebay.de/itm/185848004587?chn=ps&norover=1&mkevt=1&mkrid=707-153316-537668-3&mkcid=2&itemid=185848004587&targetid=4582420911939475&device=c&mktype=&googleloc=&poi=&campaignid=590145416&mkgroupid=1261141477324225&rlsatarget=pla-4582420911939475&abcId=9320708&merchantid=87778&msclkid=876760d110601d8a1957057b93e3c864 Das ist eine sehr gute Idee… große Fläche und gute Kühlleistung!
Hab mit rev2 einen Bug auf dem Qaxe gefunden - zum Glück leicht zu beheben 😍 Die 330µF-Caps sind falsch platziert - die müssen direkt an den Buck. Man kann dafür ein paar 100µFs entfernen - 4 sollten aber bleiben. Und einen der 100µ kann man stattdessen unter die ASICs packen. Ergebnis ist dann: - 1.2V Buck wird fast 20°C weniger heiß (bei meinen Tests hatte ich mit einem kleinen 40mm Lüfter oben drauf geblasen - der Unterschied vorher zu nachher ist schon echt ganz erheblich, mit aktiver Kühlung misst der 2te Temperatursensor auf der Unterseite des Boards unter dem Buck-Converter 48°C, vorher 65°C) - Stromaufnahme geringer (8 bis fast 10W) - läuft dann auf ziemlich genau 40W (laut meinem Netzteil) - 485MHz ASIC Clock funktioniert jetzt so wie es soll 🥳 - avg Hashrate mit Benchmarking-Program fast exakt 1,8TH und damit genauso schnell wie 4 PiAxe 😍 Werde das morgen dann im Board fixen und als rev3 comitten.
:
Bearbeitet durch User
Angehängte Dateien:
-
vreg-mod-qaxe.png
170 KB
Hallo Thomas, sehe ich das richtig, dass Du folgende Mod. verschlägst, siehe Anhang. Die 330u C's weg vom ASIC und nahe an den LTC Chip und dafür die 100u C's an die ASIC's? Markus
Markus W. schrieb: > Hallo Thomas, > > sehe ich das richtig, dass Du folgende Mod. verschlägst, > siehe Anhang. > > Die 330u C's weg vom ASIC und nahe an den LTC Chip und dafür die > 100u C's an die ASIC's? > > Markus Ja genau, ich hab das Repository schon aktualisiert. :)
Angehängte Dateien:
-
LTC3856-typ-app.png
210 KB -
LTC3856-typ-app.png
210 KB -
LTC3856-typ-app.png
210 KB -
LTC3856-typ-app.png
210 KB
Wenn Deine 100uF C's einen schlechteren ESR haben, dann warum nicht gleich alle am LTC befindlichen durch 330uF ersetzen und die am ASIC so belassen, wie vorgesehen? Ich habe allerdings nicht im PCB Layout nachgesehen ob es einen Größen-Unterschied beim vorgesehenen Pad der 100uF und 330uF gibt. Ich werde mal im DB des LTC's stöbern und mir Durchlesen was der Hersteller empfiehlt. Hast Du bei der Rev.2 nur einen Platzierungsfehler der beiden C-Kategorien gemacht und den nur in Rev.3 ausgebessert, oder hast Du festgestellt (durch Messung Temp. und Rippel) dass mit den 330uF C's der LTC-Regler stabiler und effektiver rennt? Markus Sorry wegen den zwei Anhängen. Erst zeigt der Hinzufügen Button nichts an und dann hat man plötzlich zwei Anhänge dran. Falls ein Mod. eins davon löschen kann, bitte ich darum.
:
Bearbeitet durch User
Angehängte Dateien:
-
add_pic.png
310 KB
Kann nicht sagen, was da los ist. Jetzt hängen schon vier Bilder vom LTC IC dran. Bei mir sieht es aber so aus: Markus PS.: Mod bitte nun die drei Anhänge löschen. Danke!
:
Bearbeitet durch User
Markus W. schrieb: > Wenn Deine 100uF C's einen schlechteren ESR haben, > dann warum nicht gleich alle am LTC befindlichen > durch 330uF ersetzen und die am ASIC so belassen, wie > vorgesehen? Was heißt denn "wie vorgesehen"? 🤔 Die am ASIC sind mehr oder weniger willkürlich platziert und offensichtlich wohl falsch, weshalb der Buck zum Oszillieren angefangen hat 😁 Die dicken Caps müssen an den LTC - sonst werden die Leiterbahnen dazwischen zum Inductor und destablisieren alles ... Denke ich zumindest
Hier gibts noch den Schaltplan vom Eval-Board: https://www.analog.com/en/design-center/evaluation-hardware-and-software/evaluation-boards-kits/dc1580a.html Hab ich mehr oder weniger nur kopiert und abgespeckt.
Hast Du auch eine derartige Beobachtung bei piaxe gemacht? Kann Das von Dir beobachtete "Oszillieren" nicht auch von dem Arbeitsverhalten der ASIC's stammen. Die wechseln doch bestimmt von Auftrag zu Auftrag ihr Lastverhalten. Markus PS.: Ich werde zu meinen C's 330uF und 100uF kleine NPO/COG 10-100nF C's parallel schalten. Die sind gut für die Transienten.
:
Bearbeitet durch User
Markus W. schrieb: > Hast Du auch eine derartige Beobachtung bei piaxe gemacht? Das weiß ich ehrlich gesagt nicht - ausschließen würde ich es nicht. Der Buck wird ja auch sehr warm, vlt ist das der gleiche Grund. Und die Verteilung der Cs ist beim PiAxe ähnlich wie beim Bitaxe - also vlt dort auch das gleiche 🤔 Muss ich mal testen.
Markus W. schrieb: > Kann Das von Dir beobachtete "Oszillieren" nicht auch von dem > Arbeitsverhalten der ASIC's stammen. > Die wechseln doch bestimmt von Auftrag zu Auftrag ihr Lastverhalten. Mmhmm, was ich so beobachtet habe, laufen die einfach immer relativ gleichmäßig vorsichhin. Man hält sie auch nicht an oder so, schiebt nur einen neuen Job rein. Markus W. schrieb: > PS.: Ich werde zu meinen C's 330uF und 100uF kleine NPO/COG 10-100nF C's > parallel schalten. Die sind gut für die Transienten. Das ist sicherlich eine gute Idee - da sind eh viel zu wenig 100nFs drauf auf dem Board. Der Bitaxe hatte überall schon 1µF Cs, hab mich immer gewundert, ob das so sein soll oder "künstlerische Freiheit" war.
Solltest Du noch eine weitere Release vom qaxe vom Stapel laufen lassen, so kannst Du ja noch weitere Pads für C's vorsehen, falls der Pltz es zulässt. Markus
Mampf F. schrieb: > Der Bitaxe hatte überall schon 1µF Cs, hab mich immer gewundert, ob das > so sein soll oder "künstlerische Freiheit" war. Naja... sind halt 10A... bei 100n und 10% Spannungstoleranz sind wir hier bei 1.2ns. Und das gilt dann auch nur für die C0Gs :D
:
Bearbeitet durch User
Hab nochwas herausgefunden ... Qaxe rev1 hatte das Problem, dass es bei 485MHz ASIC Clock nicht auf die 1,8TH/s avg gekommen ist. Waren dann nur 1,5TH und bei 100% CPU-Kühlung sogar noch deutlich weniger ... 1TH bis 1.2TH 🙈 Hab die Core-Spannung erhöht um 0,05V (R6 statt 20k sind jetzt 22k) und jetzt klappt es. 1.8TH bei 32°C bei 100% Lüfter 🥳 Wenn das wegen ein paar Millivolt so empfindlich ist, könnte der Ripple vom Buck Konverter schon echt was ausmachen ...
Mampf F. schrieb: > Wenn das wegen ein paar Millivolt so empfindlich ist, könnte der Ripple > vom Buck Konverter schon echt was ausmachen ... Jemand hat mir noch den Tipp gegeben, dass ich meine Alu-Polymer Cs durch MLCCs ersetzen sollte. Die gibts mit 330µF in 1210 und haben nur 1/3tel so hohen ESR. Er meinte aber auch, ich sollte lieber gleich meinen uralt LTC3856 entsorgen und was modernes mit eigenbauten MOSFETs benutzen 😂
>entsorgen und was modernes mit eigenbauten MOSFETs benutzen. Den Tipp was das sein könnte hat er Dir aber nicht gegeben :-( ? >Er meinte aber auch, ich sollte lieber gleich meinen uralt LTC3856 >entsorgen und was modernes mit eigenbauten MOSFETs benutzen. Macht Sinn, dann werden die Schaltstrukturen kleiner, das Routing einfacher und wahrscheinlich das EMI und der Wirkungsgrad besser. Markus PS.: Die Preise von den 330uF MLCC's sind auch nicht schlecht. Eventuell ist die 6.3V Version zu hoch gegriffen. Der ASIC hat ja max. 1.2V+x https://www.mouser.de/c/passive-components/capacitors/?q=MLCC%20330UF&capacitance=330%20uF&case%20code%20-%20in=1210&product=General%20Type%20MLCCs&voltage%20rating%20dc=6.3%20VDC&NewSearch=1 100uF 16V: https://www.mouser.de/c/passive-components/capacitors/ceramic-capacitors/mlccs-multilayer-ceramic-capacitors/multilayer-ceramic-capacitors-mlcc-smd-smt/?capacitance=100%20uF&case%20code%20-%20in=1210&dielectric=X5R&voltage%20rating%20dc=16%20VDC
:
Bearbeitet durch User
Markus W. schrieb: > Den Tipp was das sein könnte hat er Dir aber nicht gegeben :-( ? Doch, den hier zum Beispiel: https://www.ti.com/product/TPS546D24A Zwei davon ... glaub einer würde nicht ganz reichen. Hat allerdings Power-Bus, das man dann noch in der Firmware implementieren müsste 🤔
:
Bearbeitet durch User
Mampf F. schrieb: > Markus W. schrieb: >> Den Tipp was das sein könnte hat er Dir aber nicht gegeben :-( ? > > Doch, den hier zum Beispiel: > > https://www.ti.com/product/TPS546D24A > > Zwei davon ... glaub einer würde nicht ganz reichen. > > Hat allerdings Power-Bus, das man dann noch in der Firmware > implementieren müsste 🤔 Den verwende ich auch gerade für das 8er Design. An sich reicht der alleine aus. Muss aber aktiv/passiv definitiv gekühlt werden. Der BUS ist nicht zwingend erforderlich. Die Einstellung kann auch über externe Spannungsgeiler realisiert werden.
> Den verwende ich auch gerade für das 8er Design. An sich reicht der > alleine aus. Muss aber aktiv/passiv definitiv gekühlt werden. > Der BUS ist nicht zwingend erforderlich. Die Einstellung kann auch über > externe Spannungsgeiler realisiert werden. Oh nice 😍 Wie machst du das mit 8 wenn jeder ASIC 10A+ schluckt und einer alleine nur 40 kann?
Ich nehme an Be N. nimmt zwei davon, jeweils einen für vier ASIC's Der IC kostet ja nach Stückzahl zwischen 6 - 5 Euro (netto) z.B. bei Mouser. (für 1, 10, 100 Stück.) Die Frage, die sich mir stellt, ist wie weit man an die 40A bzw. 4x 10A der vier Kanäle ran gehen darf und um wie viel % dieser Wert überschritten werden kann, bei entsprechender Kühlung. Markus
Markus W. schrieb: > Ich nehme an Be N. nimmt zwei davon, jeweils einen für vier ASIC's > > Der IC kostet ja nach Stückzahl zwischen 6 - 5 Euro (netto) z.B. bei > Mouser. (für 1, 10, 100 Stück.) > > Die Frage, die sich mir stellt, ist wie weit man an die 40A bzw. 4x 10A > der vier Kanäle ran gehen darf und um wie viel % dieser Wert > überschritten > werden kann, bei entsprechender Kühlung. > > Markus Wenn wir mal davon ausgehen dass wir die Spannung auf 3.6V wandeln und einen Verbrauch des Qaxe von 50W haben würde das einer Stromlast von 13,88A entsprechen für den 3V6 Zweig. Schaut man sich dein Bild von Qaxe an sprechen wir von 4A bei 12V ;-) Also einer wird hier ausreichen meiner Meinung nach oder hab ich einen Denkfehler? Dann wäre die Leistung von Qaxe ja auch falsch. Wenn man mit 10A pro BM1366 rechnet wären wir allein bei 4 Chips bei einer Last von 144W, also das dreifache der aktuellen Leistungsaufnahme.
Angehängte Dateien:
-
TPS546D24A.png
55 KB
Wenn ich das richtig verstanden habe, nehmen doch die ASIC's bei 1,2V+-Delta die 10A auf - oder? Das sind dann die besagten 12W pro ASIC in der AL, AG und eventuell etwas weniger bei der BS Version. Und die 4x 10A sind doch die Ausgangsströme des TPS Reglers. Sehe ich das richtig? Markus
Markus W. schrieb: > Wenn ich das richtig verstanden habe, nehmen doch die ASIC's > bei 1,2V+-Delta die 10A auf - oder? > > Das sind dann die besagten 12W pro ASIC in der AL, AG und eventuell > etwas weniger bei der BS Version. > > Und die 4x 10A sind doch die Ausgangsströme des TPS Reglers. > > Sehe ich das richtig? > > Markus VDD sind 3V6 nicht 1V2... Ich glaub wir laufen grad irgendwo umher :D
Angehängte Dateien:
Aktuell siehts bei mir so aus...
@Be N. wenn Du Dir meine Frage an Thomas bezüglich der Board Rev.3 vom 21.01.2024 12:41 mit dem Schema-Ausschnitt anschaust, dann wirst Du sehen, das der ASIC mit 1.2V vom LTC versorgt wird. Markus
:
Bearbeitet durch User
Markus W. schrieb: > @Be N. > > wenn Du Dir meine Frage an Thomas bezüglich der Board Rev.3 vom > 21.01.2024 12:41 mit dem Schema-Ausschnitt anschaust, dann wirst Du > sehen, das der ASIC mit 1.2V vom LTC versorgt wird. > > Markus Ah ok, ja gut, ich versorge den mit 3V6... spannend...
Angehängte Dateien:
-
qaxe-block-schema.png
110 KB
Nochmal zum besseren Verständnis. Siehe Block-Schema. Das mit den 3.6 Volt von Dir stimmt auch, aber ich glaube die Leistung liegt auf der 1.2V Schiene. Thomas kann dazu wahrscheinlich mehr schreiben. Markus
Angehängte Dateien:
-
qaxe-block-schema-2.png
120 KB
Ich habe das im Block-Schema jetzt eingekreist. Da wird Power-Good und Power-Start bei 1.2V angewendet. Das ist die wichtige Versorgungs-Rail! Markus PS.: die 3.3V bzw 3.6V werden wohl nur für die Kommunikation zum MC, (d.h. eingebaute Level-Shifter) gebraucht.
:
Bearbeitet durch User
Markus W. schrieb: > Ich habe das im Block-Schema jetzt eingekreist. > Da wird Power-Good und Power-Start bei 1.2V angewendet. > Das ist die wichtige Versorgungs-Rail! > > Markus Also ich hab mir da den BitAxeHex als Vorlage genommen. Dort werden die ASICs mit 3V6 versorgt... Siehe hier. Würde die Last an der Spannungsversorgung reduzieren https://github.com/skot/bitaxeHex
Be N. schrieb: > Also ich hab mir da den BitAxeHex als Vorlage genommen. Dort werden die > ASICs mit 3V6 versorgt... > > Siehe hier. Würde die Last an der Spannungsversorgung reduzieren > > https://github.com/skot/bitaxeHex Versorgung entsprechend meinem Beitrag weiter oben gegen den TPS546D24ARVFR getauscht und auf 40A ausgelegt. BUS wird wie gesagt nicht verwendet, aktuell
Bei 1V2 ist klar, dann sprechen wir von ü40A was der TPS546D24ARVFR liefern muss... Dann müssen da klar mindestens zwei parallel eingeplant werden
Das u.g. ist nicht richtig! Es sind zwei jeweils parallel und dann 3x in Serie - sorry. Das liegt daran, dass sie dort in Serie verschaltet sind, 3S2P (1+1+1) || (1+1+1). 3x 1.2V = 3.6V. So mein Verständnis. Ist eine andere Anordnung der ASIC's Markus
:
Bearbeitet durch User
Markus W. schrieb: > Das liegt daran, dass sie dort in Serie verschaltet sind, > 3S2P (1+1+1) || (1+1+1). > 3x 1.2V = 3.6V. > > So mein Verständnis. > > Ist eine andere Anordnung der ASIC's > > Markus OMG hast recht... Bin ich doof... Für den Ocxe muss das auf 4V8... Oh man... Danke. Hab ich total übersehen...
:
Bearbeitet durch User
Angehängte Dateien:
Und man sieht noch einen Nachteil. Für die Kommunikation mit den jeweiligen ASIC's, die auf den verschiedenen Versorgungsebenen hängen, braucht man Level-Shifter sie anzusprechen oder auszulesen. Siehe Schema-Ausschnitt. Markus
:
Bearbeitet durch User
Seh ich aber nicht als Nachteil. Die Mehrkosten für die Levelshifter im Vergleich zu den Mehrkosten für die zusätzliche Spannungsversorgung sind sehr gering. Ganz zu schweigen von der Platzersparnis ;)
3S2P würde ich nicht empfehlen - das ganze ist noch komplett ungetestet und es ist noch nicht mal klar, ob das mit den Level Shiftern überhaupt funktioniert 🙈
Angehängte Dateien:
-
image.png
85 KB
Kleines Update ... die +0.05V bringen es echt. Jetzt gehen 550MHz auch (mehr hab ich noch nicht probiert). 2TH/s average auf 33°C mit 50W 😍
Mampf F. schrieb: > Kleines Update ... die +0.05V bringen es echt. > > Jetzt gehen 550MHz auch (mehr hab ich noch nicht probiert). > > 2TH/s average auf 33°C mit 50W 😍 Dann sollten wir doch die 8 in Reihe nehmen mit 1.2 bzw 1.5V… bedeutet aber auch doppelte Leistungsstufe
Mampf F. schrieb: > Kleines Update ... die +0.05V bringen es echt. > Jetzt gehen 550MHz auch (mehr hab ich noch nicht probiert). > 2TH/s average auf 33°C mit 50W 😍 Sieht top aus! Hast du den Schaltplan mit deinen lokalen Änderungen schon committed?
@Mampf Hast du mal versucht die ASICs mit 1.5V zu befeuern? Wenn wir auf 1.5V gehen würden würde die PowerStage mit dem TPS546D24ARVFR für 4 34A liefern. Bei 1.2V sind’s 42A
@Be N. >Hast du mal versucht die ASICs mit 1.5V zu befeuern? Wenn wir auf 1.5V >gehen würden würde die PowerStage mit dem TPS546D24ARVFR für 4 34A >liefern. Bei 1.2V sind's 42A verstehe ich nicht! 1.5V vers 1.2 42A => (51W vers 50.4W) Was willst Du damit ausdrücken? Oder ist das ein Tippo? Markus
Markus W. schrieb: > @Be N. > >>Hast du mal versucht die ASICs mit 1.5V zu befeuern? Wenn wir auf 1.5V >>gehen würden würde die PowerStage mit dem TPS546D24ARVFR für 4 34A >>liefern. Bei 1.2V sind's 42A > > verstehe ich nicht! > > 1.5V vers 1.2 42A => (51W vers 50.4W) > > Was willst Du damit ausdrücken? Oder ist das ein Tippo? > > Markus Ganz normale Leistungsrechnung. Je höher die Spannung umso geringer der Strom. Stromlast des TPS546D24ARVFR sinkt bei Erhöhung der Corespannung von 1.2V auf 1.5V. 1.2V: TPS546D24ARVFR müsste 42A liefern. Da max. 40A möglich sind bräuchte man zwei alleine schön für 4 ASICs 1.5V: TPS546D24ARVFR müsste knapp 33A liefern. Völlig in der Spezifikation, würde ausreichen.
Be N. schrieb: > Ganz normale Leistungsrechnung. Je höher die Spannung umso geringer der > Strom. Stromlast des TPS546D24ARVFR sinkt bei Erhöhung der Corespannung > von 1.2V auf 1.5V. Weiß nicht, ob ich dich richtig verstanden habe, die ASICs sind aber keine Schaltregler sondern Widerstände. Wenn du ihnen mehr Spannung gibst, ziehen sie auch mehr Strom. Vermutlich steigt die Verlustleistung im Quadrat zur Spannung (P = U^2/R) Weiß nicht, wie dann deine Bilanz am Schaltregler aussieht ... Be N. schrieb: > Sieht top aus! Hast du den Schaltplan mit deinen lokalen Änderungen > schon committed? Jap, hab ich als rev3 gepusht.
:
Bearbeitet durch User
Mampf F. schrieb: > Be N. schrieb: >> Ganz normale Leistungsrechnung. Je höher die Spannung umso geringer der >> Strom. Stromlast des TPS546D24ARVFR sinkt bei Erhöhung der Corespannung >> von 1.2V auf 1.5V. > > Weiß nicht, ob ich dich richtig verstanden habe, die ASICs sind aber > keine Schaltregler sondern Widerstände. > Wenn du ihnen mehr Spannung gibst, ziehen sie auch mehr Strom. > Vermutlich steigt die Verlustleistung im Quadrat zur Spannung (P = > U^2/R) > Weiß nicht, wie dann deine Bilanz am Schaltregler aussieht ... Dann sollten wir aber vom TPS546 Abstand nehmen und weiterhin mit externen Mosfets arbeiten die parallel geschalten sind um die Leistung zu erhöhen. Den TPS müsste man mindestens 3 mal für 8 ASICs vorsehen. Das sind Mehrkosten die sich nicht lohnen um externe Mosfets zu sparen
Be N. schrieb: > Dann sollten wir aber vom TPS546 Abstand nehmen und weiterhin mit > externen Mosfets arbeiten die parallel geschalten sind um die Leistung > zu erhöhen. Den TPS müsste man mindestens 3 mal für 8 ASICs vorsehen. > Das sind Mehrkosten die sich nicht lohnen um externe Mosfets zu sparen Hmm ja, es hat schon einen Grund wieso Bitmain eine Seriel-Parallel Konfiguration benutzt. Das wäre bei > 4 ASICs schon sinnvoll. Du kannst natürlich 4S2P versuchen, solltest aber zumindest die Level-Shifter mal durchsimulieren, um sicher zu sein, dass das auch so funktioniert wie sie sollen. Ich persönlich würde ADUM digitale Isolatoren bevorzugen - die gibt es mit zB 3 + 1 (3 TX, 1 RX). Aber die sind teurer ... 🙈 Manche Sachen benötigt man pro ASIC - wie die 0,8V und 1,8V Erzeugung und einen Oszillator.
:
Bearbeitet durch User
Also ein Hex oder Octacore macht dann mit 1.2V Versorgungsspannung keinen Sinn außer man legt deine Stufe doppelt aus, also 8 Mosfets. Kenn mich aber nicht mit deinem Regler aus, daher "I don't know" Ich erarbeite mal ein Konzept
Bin grad am designen eines 6-Kerners. Zwei mal Powerstage, gemeinsame Masse aber getrennte VDDs, 3S2P sozusagen. Dazu der STM, damit dürfte der Levelshifter entfallen. Beide Powerstages liefern 35A. Sollte mehr wie ausreichend sein. Die Induktivitäten sind allerdings recht groß. Muss man berücksichtigen.
:
Bearbeitet durch User
Be N. schrieb: > Zwei mal Powerstage, gemeinsame Masse aber getrennte VDDs, 3S2P > sozusagen. Dazu der STM, damit dürfte der Levelshifter entfallen. Hmm leider verstehe ich nicht so recht, was du meinst. Bei 3S2P hat man keine gemeinsame Masse bei allen ASICs - könntest du das bitte nochmal kurz näher erklären, wie du dir das überlegt hast?
Beide Powerstages liegen auf GND, die eine Stage liefert VDD1, die andere VDD2. Jeweils drei ASICs werden pro Powerstage versorgt. Das Potential ist das gleiche
Vielleicht hab ich das auch falsch beschrieben. 3S2P ist es nicht direkt… ich versorge jeweils 3 ASICs mit den geregelten 1.2V der Powerstages. Beide liefern 1.2V 35A Liegen alle auf der selben Masse. Die ersten drei ASICs werden über PS1 (VDD1 1.2V) versorgt und die anderen drei mit PS2 (VDD2 1.2V). Somit dürfte der Levelshifter entfallen. Ich hoffe ich hab das jetzt verständlicher ausgedrückt 3P*2 würde es besser beschreiben
:
Bearbeitet durch User
Be N. schrieb: > 3P*2 würde es besser beschreiben Ahja, oki, ja so hab ich es verstanden 😅 Danke dafür :)
Wobei mir heute Nacht noch eine bessere Idee gekommen ist. Die muss ich aber erst noch evaluieren 😅
@Mampf Nutzt du nicht auch einen Pegelwandler? Von 3V3 auf 1V8 und umgekehrt?
Be N. schrieb: > Wobei mir heute Nacht noch eine bessere Idee gekommen ist. Die muss ich > aber erst noch evaluieren 😅 Das Geld für die Miner in ETFs zu investieren und tatsächlich Gewinn machen?
Be N. schrieb: > @Mampf > > Nutzt du nicht auch einen Pegelwandler? Von 3V3 auf 1V8 und umgekehrt? Jap, leider funktioniert bei den STM32L0/1 USB nicht auf 1,8V - sonst hätte man sich das sparen können 🥺
Mampf F. schrieb: > Be N. schrieb: >> @Mampf >> >> Nutzt du nicht auch einen Pegelwandler? Von 3V3 auf 1V8 und umgekehrt? > > Jap, leider funktioniert bei den STM32L0/1 USB nicht auf 1,8V - sonst > hätte man sich das sparen können 🥺 Hab ich grad gesehen für TX/RX auf den ASIC... Meine Idee bleibt erstmal aus. wird erstmal auf einen Hex rauslaufen wie oben beschrieben
Wenn wir das irgendwie schaffen könnten RX/TX von 2V4 auf 1V2 wandeln zu können dann wär ein Achtcore möglich mit deiner bestehenden PowerStage
Angehängte Dateien:
Kleines Update an einer "Neben-Front". Gehäuse konnte ich jetzt erfolgreich im 2.Versuch drucken. Mit PETG hatte ich noch nicht soviele Erfahrungen, aber es hat jetzt geklappt. Etwas spooky, imho, das Ding senkrecht zu drucken, weil man eine recht kleine Standfläche und dafür eine recht hohe Höhe hat. Man benötigt dann keinerlei Supports und kann den Qaxe von hinten einfach hineinschieben. Es fehlen noch ein paar Kleinigkeiten ... "Kühlergrill" vorne, schwarze Streifen auf der "Motorhaube" und Flammenaufkleber auf der Seite 😅
:
Bearbeitet durch User
Stellst du die stl datein bereit? Ist das model dann für piaxe oder qaxe? Ah soory qaxe das Bild hatte noch nicht geladen.
:
Bearbeitet durch User
Der mit dem Wolf T. schrieb: > Stellst du die stl datein bereit? > Ist das model dann für piaxe oder qaxe? Jap, das kommt dann ins Repository und auf Thingiverse.
Im Antminer werden die hier als Levelshifter verwendet https://www.nbtcminer.com/shop/miner-parts/new-original-sgm8304-yts14-level-shift-board-power-module-on-s19-xp-hash-board-u168u169u170u171u172u173u174u175u176u177/
@Mampf Wäre das rein theoretisch möglich das System zu kaskadieren? Sprich die Steuereinheit weglassen und ein Board mit PowerUnit und den ASICs fertigen und RX TX durchschleifen? Dürfte doch bis 12 ASICs funktionieren… rein theoretisch
Be N. schrieb: > Wäre das rein theoretisch möglich das System zu kaskadieren? Sprich die > Steuereinheit weglassen und ein Board mit PowerUnit und den ASICs > fertigen und RX TX durchschleifen? Dürfte doch bis 12 ASICs > funktionieren… rein theoretisch Das funktioniert bis zu 127 ASICs soweit ich das gesehen habe. Dann gibt es Limits im ASIC - man kann zB keinem ASIC die Chip-ID 128 geben. Antminer S19 Pro oder so hat so 104 Chips kaskadiert. Spricht nichts dagegen :)
:
Bearbeitet durch User
Gerade gefunden: The hash board consists of 204 BM1366 chips (PCB silk screen order BM1 to BM204), divided into 17 groups (domains), each domain consists of 12 ASIC chips. The operating domain voltage of the BM1366 chip used in the S19 XP Hyd hash board is around 1.14 to 1.25V. The chip VDDIO of domains 1 to 15 is powered by 1.2V&0.8V LDO. Each domain uses 4 LDOs for power supply (one LDO outputs 1.2V and 3 LDOs output 0.8V power supply). Each 0.8V LDO supplies power to 4 ASIC chips, as shown in Figure 4-1. Each of the 16th and 17th high-voltage domains has two MP2019s that output 2V to the LDO, and then the LDO supplies power to the chip VDDIO. Among them, one MP2019 supplies power to 1.2V & 0.8V LDO, and the other one supplies power to 0.8V LDO, a total of 2 groups, as shown in Figure 4-2. Comparing the 1366 hash board with other models, add 16 level_shifters to perform addition operations on the signals. A total of 16 are used from the second domain to the last domain. Level_shifter 1-13 is powered by the voltage of the previous domain, and 14, 15, and 16 are powered by 1 MP2019. There are 4 temperature sensors (T0 to T3), including 1 for inlet and outlet, and 2 for connection chips, as shown in Figure 4-3.
Angehängte Dateien:
-
IMG_5708.jpeg
120 KB
Das Bild hab ich dazu gefunden Und das ist der genutzte Levelshifter: https://www.zeusbtc.com/ASIC-Miner-Repair/Parts-Tools-Details.asp?ID=2715
Be N. schrieb: > The chip VDDIO of domains > 1 to 15 is powered by 1.2V&0.8V LDO Das ist interessant - dann wäre die korrekte I/O Voltage nicht 1,8V sondern 1,2V 🤔
Mampf F. schrieb: > Be N. schrieb: >> The chip VDDIO of domains >> 1 to 15 is powered by 1.2V&0.8V LDO > > Das ist interessant - dann wäre die korrekte I/O Voltage nicht 1,8V > sondern 1,2V 🤔 Hier das gesamte Dokument https://www.zeusbtc.com/manuals/4915-antminer-s19-xp-hydro-hash-board-repair-guide
Das sind aber nur die Domänen 1-15, 16 und 17 werden glaub mit 2V befeuert.
Angehängte Dateien:
Kleines Update ... Habs geschafft das Gehäuse so zu lackieren, wie ich es mir vorgestellt habe. Ist nicht perfekt - aber wenn man nicht genauer hinkuckt akzeptabel^^ Ist noch nicht fertig, Kühlergrill fehlt noch, mach ich voraussichtlich morgen. Fällt mir ein, muss die STL Files noch in das Repository werfen 🤔 Und nochwas anderes - hab mit Bedauern festgestellt, dass der STM32L151C8T6 keinen DFU Bootloader eingebaut hat 🥺 Der Boot-Taster auf rev3 ist daher quasi sinnlos ... Das ist etwas, das mich an den STM32 früher schon genervt hat, man muss für jede Variante immer extra nachschauen, ob er einen DFU Bootloader hat oder nicht ... Beim L151 nahm ich es fällschlicherweise an 😑 Nicht alle L151 haben keinen DFU-Bootloader, es gibt wieder Varianten, die haben ihn ...
:
Bearbeitet durch User
Beitrag #7601018 wurde von einem Moderator gelöscht.
Beitrag #7601032 wurde von einem Moderator gelöscht.
Beitrag #7601188 wurde von einem Moderator gelöscht.
Mampf F. schrieb: > So jetzt komplett mit "Kühlergrill" 😅 Geil gemacht! Gefällt mir gut! In Gelb als Bumblebee wäre eher meins aber echt gute Idee!
Beitrag #7601267 wurde von einem Moderator gelöscht.
Beitrag #7601285 wurde von einem Moderator gelöscht.
Beitrag #7601399 wurde von einem Moderator gelöscht.
Beitrag #7601400 wurde von einem Moderator gelöscht.
Beitrag #7601402 wurde von einem Moderator gelöscht.
Beitrag #7601405 wurde von einem Moderator gelöscht.
Beitrag #7601410 wurde von einem Moderator gelöscht.
Beitrag #7601412 wurde von einem Moderator gelöscht.
@Mampf F., ich habe nun alle benötigten Teile beisammen um mir vier qaxe und zwei piaxe aufzubauen. Ein Kollege aus dem Forum hat sich an meine Bestellung dran gehängt und bekommt zwei der qaxe boards bestückt. Was mich Thomas interessiert, ist die Ansteuerung vom PC aus, in meinem Fall eine Radxa X2L. Steht im github Repo was dazu? Zu der Miner-SW meine ich. Das geht wohl über RS232/USB Protokoll. Muss ich mir den piaxe Code ansehen und selber Hand anlegen, oder hast Du da schon den Code dazu und verfügbar gemacht? Die zwei piaxe sollen nur den Unterschied zwischen AL/AG und den BS ASICs verdeutlichen. Ich habe nur zwei der neuen Versionen geordert und wollte nicht gleich das Geld für die qaxe Bestückung ausgeben, erst wenn es signifikante Unterschiede beim Verbrauch und Rechen- Leistung geben sollte. Mittlerweile habe ich gesehen, das es auch eine BM1366BP Version gibt. Habe aber leider immer noch keine Antwort vom Verkäufer erhalten, wie sich die AG/AL/BS/BP Versionen voneinander unterscheiden. Markus
Markus W. schrieb: > ich habe nun alle benötigten Teile beisammen um mir > vier qaxe und zwei piaxe aufzubauen Wow, ist ja schon fast Massenproduktion 😅 Markus W. schrieb: > Das geht wohl über RS232/USB Protokoll. Muss ich mir den > piaxe Code ansehen und selber Hand anlegen, oder hast Du da > schon den Code dazu und verfügbar gemacht? Die Miner-Software ist fix und fertig: https://github.com/shufps/piaxe-miner/ Du musst nur die config.yml.example zu config.yml kopieren und den QAxe aktivieren. Da fällt mir ein - ich wollte noch was einbauen, womit die Python Software die beiden virtuellen COM-Ports automatisch findet, dazu bin ich noch nicht gekommen 🤔 Derzeit muss man in dmesg kucken, welche ttyACMs quasi aktiviert wurden und sie in der Config eintragen.
:
Bearbeitet durch User
Markus W. schrieb: > Mittlerweile habe ich gesehen, das es auch eine BM1366BP Version gibt. > Habe aber leider immer noch keine Antwort vom Verkäufer erhalten, wie > sich die AG/AL/BS/BP Versionen voneinander unterscheiden. Eventuell sind die Chips gebinnt ... Aber keine Ahnung auf was. Vlt auf Frequenz, vlt auf Hashrate, vlt auf Stromverbrauch. Das weiß man leider nicht.
gebinnt? (gepinnt?) Ich habe nur irgendwo gelesen, dass der AG für Luftkühlung und der AL für Wasserkühlung eingesetzt werden, oder umgekehrt. Ob das stimmt und wo der Unterschied dann liegt??? Möglicherweise kann man bei Wasserkühlung näher an die Chip-Maximal- Werte herangehen, da diese Kühlungsart konstanter und verlässlicher ist als der Luftstrom eines Lüfters. Ist aber nur eine Vermutung und kein Fakt. Markus PS.: Mit Deiner Aufbaugeschwindigkeit kann ich leider nicht mithalten. Habe auch Dein Künstliche-Last-Projekt bewundernd angesehen. Scheinst in dieser Hinsicht sehr produktiv zu sein oder ist das generell Dein "bread & butter"?
Markus W. schrieb: > gebinnt? (gepinnt?) ge-bin-nt für binning wie das auch mit LEDs gemacht wird, um LEDs mit einigermaßen gleicher Charakteristik bei Produktstreuung in der Fertigung zu bekommen 😅 Markus W. schrieb: > PS.: Mit Deiner Aufbaugeschwindigkeit kann ich leider nicht mithalten. > Habe auch Dein Künstliche-Last-Projekt bewundernd angesehen. > Scheinst in dieser Hinsicht sehr produktiv zu sein oder ist das > generell Dein "bread & butter"? Nope, mache das alles in meiner Freizeit Abends oder am Wochenende und investiere zum Teil unhealthy-viel Zeit 🙈 Hauptberuflich bin ich Linux Server Admin. Und dann kann es sein, dass ich wieder 5 Jahre garnichts baue, bis ich wieder etwas finde, was mich so richtig anfixt 😅
:
Bearbeitet durch User
Mampf F. schrieb: > Markus W. schrieb: >> gebinnt? (gepinnt?) Binnung für Bündelung. Markus W. schrieb: > Möglicherweise kann man bei Wasserkühlung näher an die Chip-Maximal- > Werte herangehen, da diese Kühlungsart konstanter und verlässlicher > ist als der Luftstrom eines Lüfters. Verlässlicher sicher nicht, da kann mehr schief gehen. Es is effektiver wegen der guten Wärmeabführung, weil das Wasser sehr viel Wärme aufnehmen kann, ohne groß Temperatur zu nehmen.
Ihr beide meint also die Kategorisierung in "Bins" Fächern, wie es bei der Selektion von Chips aus verschiedenen Regionen eines Wafers der Fall ist, z.B nach Maximalem Takt oder min. Timing oder Fehler/Verunreinigungen wie bei den Flash Bausteinen. Die Vorgehensweise ist mir zwar bekannt aber der zugehörige Terminus war mir bis dato nicht geläufig. Danke für die Erklärung. Markus
Wie Skot Gepostet hat wurde der BS1368 auf dem Bitaxe gelötet https://twitter.com/skot9000/status/1755262407197303119 Weis nicht ob der auf dem Aktuellen board ohne änderungen eingebaut werden kann. Grüße
Der mit dem Wolf T. schrieb: > Wie Skot Gepostet hat wurde der BS1368 auf dem Bitaxe gelötet > https://twitter.com/skot9000/status/1755262407197303119 > > Weis nicht ob der auf dem Aktuellen board ohne änderungen eingebaut > werden kann. Nice, das ist mir total entgangen obwohl ich in deren Community aktiv bin 🙈
Da ist nochmal ein Bug in der Qaxe BOM - der lm1117 ist die Adj Version, man braucht aber die 3,3V 🙈 Werde das asap korrigieren 🙈
:
Bearbeitet durch User
Der o.g. Link bezieht sich wohl auf die u.g. X Meldung. >The newest member of the bitaxe lineup, the bitaxeSupra is working! >Single BM1368 ASIC (from the Antminer S21) running arround 620GH/s. >Open source everything. Siehe auch dazu den Link: https://bitcointalk.org/index.php?topic=5484442.0 PS.: Ich suche bereits eine Weile nach den Datenblättern der ASIC's, konnte aber bis dato nur die der BM138X Serien finden. Hat jemand was zu den BM136X ASIC's im Web gefunden? https://file12.bitmain.com/shop-product/firmware/BM1384_Datasheet_v2.1.pdf https://file12.bitmain.com/shop-product/firmware/BM1382_Datasheet_v3.0.pdf https://file12.bitmain.com/shop-product/firmware/BM1380_Datasheet_v1.0.pdf
:
Bearbeitet durch User
Markus W. schrieb: > Hat jemand was zu den BM136X ASIC's im Web gefunden? Nope, da haben schon viele danach gesucht und niemand hat was gefunden 🙈
Ich denke es ist auch im Vergleich nicht zu empfehlen auf den 1368 zu gehen. Er wird laut dem verlinkten Beitrag im 40/50$ Bereich liegen. Die Mehrkosten sind also nicht rentabel. Dazu müsste die Hashrate linear steigen. Das entspräche einem Anstieg der Hashrate auf 1.5TH/s… Ich bleibe erstmal bei meiner Entwicklung bei dem 1366…
Angehängte Dateien:
Hat zufällig jemand eine Idee, was man für so ein Schaltnetzteil Kabel verwenden sollte? Hat 5V/60A und für + und - jeweils drei Schraubanschlüsse - also wenn man davon ausgeht, dass ich 50A "verbrennen" möchte 😁 Reichen da 6mm^2 Kabel pro Anschluss? 🤔🤔🤔 Und weiß jemand zufällig, was das für Schraubklemmen sind? Also Hersteller zB, weil ich würde gerne auf einer Platine ein entsprechendes Gegenstück montieren 🤔😅
:
Bearbeitet durch User
Hi mampf, Also wenn du von der Steckdose zum Netzteil gehst reichen 1.5qm^2 Vom Netzteil zum abnehmer kommt es auf die Kabellänge an. Beispiel 1 meter Kabel Reichen 6qm^2 https://www.amumot-shop.de/rechner/batteriekabel-querschnitt Hier kannst du aber auch selber mal schauen. 12v durch 2 dann hättest du Werte für 6 volt Grüße
Du hast doch drei V- und drei V+ Anschlüsse an der Leiste, d.h. 20A pro Anschluß und Kabel und für 20A reichen 2mm2. Markus
Mampf F. schrieb: > Hat zufällig jemand eine Idee, was man für so ein Schaltnetzteil Kabel > verwenden sollte? > > Hat 5V/60A und für + und - jeweils drei Schraubanschlüsse - also wenn > man davon ausgeht, dass ich 50A "verbrennen" möchte 😁 > > Reichen da 6mm^2 Kabel pro Anschluss? 🤔🤔🤔 Ja, 6mm^2 reichen. Als Daumenrichtwert kann man sagen dass bei 12V 6mm^2 60A möglich sind. Bei 5V reicht das aus. Wenn du auf Nummer sicher gehen willst 10mm^2
Vielen Dank, das hat mir weitergeholfen!
Hallo Thomas, hast Du die STL Files für Dein Gehäuse ins Github von QAXE eingepflegt, oder kannst sie bitte noch einstellen. LG+Danke Markus
Markus W. schrieb: > hast Du die STL Files für Dein Gehäuse ins Github von QAXE > eingepflegt, oder kannst sie bitte noch einstellen. Hab ich gerade gemacht :)
Danke! Bestückung vom QAXE ist angelaufen. PCB-BOT ist fast fertig, in vierfacher Ausführung. Siehe Links: https://pixshare.de/oWvCht https://pixshare.de/oWvfY4 Markus PS.: Die Links sind nur eine Woche gültig! Ich schreibe Dir noch eine PN, da ich zu den zwei Kondensatoren 100uF/6.3V auf der Unterseite noch Fragen habe. In der BOM stehen sie als Keramik 1210 und auf dem PCB (rev. 0.2) haben sie einen größeren Footprint!
Markus W. schrieb: > Ich schreibe Dir noch eine PN, da ich zu den zwei > Kondensatoren 100uF/6.3V auf der Unterseite noch > Fragen habe. In der BOM stehen sie als Keramik 1210 > und auf dem PCB (rev. 0.2) haben sie einen größeren > Footprint! Der größte Unterschied von rev2 zu rev3 ist anderes Kondensator Placement. Die dicken 330µF sind alle zum Buck gewandert - das kann man auf rev2 nachträglich noch umfummeln. Stattdessen sitzen auf der Rückseite in der Mitte der ASICs zwei 100µF in 1210 Optimal wäre es, wenn rev2 mit den Caps am Buck dann wie rev3 aussieht :)
:
Bearbeitet durch User
Hallo Thomas,
>Mitte der ASICs zwei 100µF in 1210
die C's aus der BOM sind aber keramisch 1210,
die Footprints gehören eher zu Tantal-C's
Die 1210 C's passen nicht zu den FP, die PAD's
sind zu weit auseinander.
Sollen jetzt an diese Stelle keramische oder elektrolyt
C's hin?
LG
Markus
Angehängte Dateien:
-
2024-02-27_13-37-13.png
70 KB -
2024-02-27_13-37-31.png
110 KB
Markus W. schrieb: > die C's aus der BOM sind aber keramisch 1210, > die Footprints gehören eher zu Tantal-C's Bei rev2 waren die keramischen 100µF 1210 alle am Buck, die 330µF alle auf der Rückseite. > Die 1210 C's passen nicht zu den FP, die PAD's > sind zu weit auseinander. Rev3 hat die passenden Footprints. Bei Rev2 kann man mit genügend Lötzinn die 1210er Cs dort hinlöten, wo die Alu-Polymer Caps waren. > Sollen jetzt an diese Stelle keramische oder elektrolyt > C's hin? Auf der Rückseite die keramischen, die dicken Alu-Polymer an den Buck. Ich hab dir von rev3 screenshots der 3D-View angehängt. Man kriegt es auf rev2 so hin, dass es wie auf rev3 aussieht.
:
Bearbeitet durch User
Ok, Danke! Werde es nach Deinem Vorschlag realisieren. Wenn die 0.2. Version läuft melde ich mich wieder wegen FW Einspielen und an PC in betrieb nehmen. LG Markus
Markus W. schrieb: > PS.: Die Links sind nur eine Woche gültig! und dann machen die sich noch die Mühe und kleistern ihr Logo ins Bild. Nutzungsvoraussetzungen = Abgabe des Copyrights von Deinen Bildern?
@DesIntegrator Hast Du eine bessere File-Share Alternative?
Angehängte Dateien:
-
PCB_BOT_small.jpg
280 KB -
PCB_TOP_small.jpg
430 KB
@Mampf, habe heute die Erste Pltine fast fertig bestückt. Es fehlen nur noch die ASIC's, die kommen aber erst drauf, wenn ich die Versorgungen geprüft habe. Dazu gleich eine Frage an Dich, Nachdem beim Anschluss der 12V Nichts geraucht hat und auch keine nennenswerte Erwärmung auf dem IR-Bild zu sehen ist habe ich die Testpunkte mit einem DVM abgeklappert. 5V und 3.3V sind vorhanden. Beim LTC Regler bin ich mir nicht sicher, ob er erst vom MC konfiguriert werden muß, damit er anläuft und ich die 1.2V und 0.8V zu sehen bekomme. Der LTC3856 hat ja einen RUN-Pin. Ist das so? Hätte mir die Antwort selber geben können. Laut DB steht da: RUN (Pin 2/Pin 30): Run Control Input. A voltage above 1.22V on this pin turns on the IC. Also muss der MC laufen, um die Konverter zu aktivieren und erst dann sehe ich die ASIC Versorgungen 0.8V & 1.2V. kannst Du das so bestätigen, oder hängt der Pin irgendwo fix an einem Spannungsteiler? Markus
:
Bearbeitet durch User
@Mampf, ich habe mir gerade die FW für rev 0.2 via rust compiliert. Wie muss ich das File mittels run.sh auf den MC bringen. PCB an 12V Versorgung und via PC-USB oder anders an den PC anschließen? Irgend einen Jumper setzen - hast Du mal erwähnt. file ./target/thumbv7m-none-eabi/release/qaxe ./target/thumbv7m-none-eabi/release/qaxe: ELF 32-bit LSB executable, ARM, EABI5 version 1 (SYSV), statically linked, with debug_info, not stripped LG+Danke! Markus
Habe mich durchgebissen und konnte das Binery für den STM32 erzeugen, s.u. Markus
1 | mw@linux-kwm1:/dev/shm/QAXE/FW/qaxe/firmware/fw-rev2 |
2 | >cargo objcopy --release --bin qaxe -- -O binary qaxe-rev2.bin |
3 | Compiling defmt-macros v0.3.6 |
4 | Compiling defmt v0.3.5 |
5 | Compiling embedded-io v0.6.1 |
6 | Compiling embassy-net-driver v0.2.0 (/dev/shm/QAXE/FW/qaxe/firmware/embassy/embassy-net-driver) |
7 | Compiling embassy-time v0.3.0 (/dev/shm/QAXE/FW/qaxe/firmware/embassy/embassy-time) |
8 | Compiling embassy-usb-driver v0.1.0 (/dev/shm/QAXE/FW/qaxe/firmware/embassy/embassy-usb-driver) |
9 | Compiling bxcan v0.7.0 |
10 | Compiling embassy-hal-internal v0.1.0 (/dev/shm/QAXE/FW/qaxe/firmware/embassy/embassy-hal-internal) |
11 | Compiling embassy-executor v0.5.0 (/dev/shm/QAXE/FW/qaxe/firmware/embassy/embassy-executor) |
12 | Compiling embedded-io-async v0.6.1 |
13 | Compiling panic-probe v0.3.1 |
14 | Compiling defmt-rtt v0.4.0 |
15 | Compiling embassy-sync v0.5.0 (/dev/shm/QAXE/FW/qaxe/firmware/embassy/embassy-sync) |
16 | Compiling embassy-net-driver-channel v0.2.0 (/dev/shm/QAXE/FW/qaxe/firmware/embassy/embassy-net-driver-channel) |
17 | Compiling embassy-embedded-hal v0.1.0 (/dev/shm/QAXE/FW/qaxe/firmware/embassy/embassy-embedded-hal) |
18 | Compiling embassy-usb v0.1.0 (/dev/shm/QAXE/FW/qaxe/firmware/embassy/embassy-usb) |
19 | Compiling embassy-stm32 v0.1.0 (/dev/shm/QAXE/FW/qaxe/firmware/embassy/embassy-stm32) |
20 | Compiling embassy-stm32l1-examples v0.1.0 (/dev/shm/QAXE/FW/qaxe/firmware/fw-rev2) |
21 | Finished release [optimized + debuginfo] target(s) in 6.24s |
22 | warning: unused import: `BufRead` |
23 | --> src/bin/qaxe.rs:24:25 |
24 | | |
25 | 24 | use embedded_io_async::{BufRead, Read};
|
26 | | ^^^^^^^ |
27 | | |
28 | = note: `#[warn(unused_imports)]` on by default |
29 | |
30 | warning: 1 warning emitted |
1 | >file qaxe-rev2.bin |
2 | qaxe-rev2.bin: ARM Cortex-M firmware, initial SP at 0x20004000, reset at 0x080000f4, NMI at 0x08009ece, HardFault at 0x0800c9d6, SVCall at 0x08009ece, PendSV at 0x08009ece |
[Mod: Code-Tags eingefügt]
:
Bearbeitet durch Moderator
Markus W. schrieb: > Also muss der MC laufen, um die Konverter zu aktivieren > und erst dann sehe ich die ASIC Versorgungen 0.8V & 1.2V. > > kannst Du das so bestätigen, oder hängt der Pin irgendwo > fix an einem Spannungsteiler? Ja genau das ist richtig für die 1,2V. Die 0.8V und 1.8V sollten auch so gehen, weil die hängen an den 3.3V Markus W. schrieb: > Habe mich durchgebissen und konnte das Binery für den STM32 erzeugen, > s.u. Sehr gut, dann muss es nur noch "irgendwie" in den stm32. Falls den CMSIS-DAP Adapter nachgebaut hast [1], reicht es, das "run.sh" script im firmware-Verzeichnis auszuführen. Du kannst das Binary aber auch mit einem anderen SWD-fähigen Adapter flashen. [1]: https://github.com/shufps/raspi-pico-dap
:
Bearbeitet durch User
Angehängte Dateien:
-
SWD-Pins.jpg
16 KB -
BMP-4-STM32-Flash.jpg
280 KB
Ich versuche den MC mit einer BMP (black magic probe) zu Programmieren. SWDIO und SWCLK sowie GND sind schon richtig verbunden. Leider wird das STM32 Device noch nicht erkannt. gdb> target extended-remote /dev/ttyACM0 monitor swdp_scan Brauche ich noch andere Leitungen? Der QAXE wird via 12V NT bestromt so dass ich kein Vcc über den BMP liefern muss. Ist der (N)RST Pin auch zu verbinden? LG Markus PS.: Nachdem was unter https://github.com/shufps/raspi-pico-dap braucht man nur drei Leitungen.
:
Bearbeitet durch User
Markus W. schrieb: > Nachdem was unter > https://github.com/shufps/raspi-pico-dap > braucht man nur drei Leitungen. Ja genau, man braucht nur drei Leitungen. Markus W. schrieb: > Der QAXE wird via 12V NT bestromt so dass ich kein Vcc > über den BMP liefern muss. Ist der (N)RST Pin auch zu > verbinden? Mit meinem STLink V2 Klon hab ich Reset auch immer verwendet - dieser cmsis-dap Adapter scheint aber keinen Reset zu haben. Falls du einen Reset-Pin an deinem Programmer hast, würde ich ihn verwenden 🤔 Ich kenne die Unterschiede zwischen normalem SWD und CMSIS-DAP nicht, vlt ist das ein anderes Protokoll, vlt ist das nur ein anderer Namen für das Selbe, idk 🙈
:
Bearbeitet durch User
Wie sieht es aus, wenn der STM32 am Pin #44 (boot) auf 3.3V gehievt wird - kommuniziert er dann wie USB-C im RS232 Mode? Markus
Markus W. schrieb: > Wie sieht es aus, wenn der STM32 am Pin #44 (boot) auf 3.3V > gehievt wird - kommuniziert er dann wie USB-C im RS232 Mode? Ja, der Bootloader kann UART (die C8-Variante kann leider kein USB-Bootloader, die CC-Variante hätte ihn), allerdings glaub ich macht er das nur an USART1 und da hängen die Level-Shifter dran. SWD sollte normalerweise schon gehen, ganz sicher 🤔 Also 3,3V hat er ja, right? Dann fehlt eigentlich wirklich nicht mehr viel
:
Bearbeitet durch User
3.3V am Regler habe ich gestern gemessen, allerdings nicht direkt am MC. Schaue mir am Abend die Platine nochmals genauer an und werde versuchen auch den Takt am DSO darzustellen, denn nur dann kann der MC ja funktionieren, oder hat diese Variante auch einen internen RC-Taktgeber, der dann später den ext. Takt aktiviert? Was muss man an den diversen TP sehen (TP14,15)? Die habe ich im Schema Versorgungsteil (v.0.2) nicht gefunden. Markus
Takt und die 0.8V und 1.8V Versorgung sind vorhanden. Ich werde mein Glück mit einem ST-Link II (Clone) versuchen, muss mir nur eine Adapterplatine für das o.g. Flachband SWD Kabel machen. Vielleicht klappt es dann mit dem Flashen. Markus
Angehängte Dateien:
Hallo Mampf und Forum, will noch nicht recht klappen mit dem Flashen, Habe es jetzt mit einem ST-Link V2 versucht. Einmal mit angeschlossenem NT mit 12V und einmal ohne mit 3.3V an beiden externen LED-Pins, die jeweils über 560 Ohm auf die 3.3V vom MC gehen. NRST ist auch angeschlossen, hat aber nichts gebracht. Ob jetzt die 560 || 560,also 280 Ohm in der 3.3V Versorgung des MC's schon zu viel sind kann ich für die L-Variante des STM32L nicht sagen. Hat jemand da Infos. Der Output vom ST-Link V2 ist unten gelistet. Für sachdienliche Hinweise bin ich dankbar. Markus PS.: die Adapter-Platine auf den kleinen Stecker ist von 1-bitsquered.
1 | Mar 01 19:55:28 linux-kwm1 kernel: usb 1-1: new full-speed USB device number 64 using xhci_hcd |
2 | Mar 01 19:55:28 linux-kwm1 kernel: usb 1-1: New USB device found, idVendor=0483, idProduct=3748, bcdDevice= 1.00 |
3 | Mar 01 19:55:28 linux-kwm1 kernel: usb 1-1: New USB device strings: Mfr=1, Product=2, SerialNumber=3 |
4 | Mar 01 19:55:28 linux-kwm1 kernel: usb 1-1: Product: STM32 STLink |
5 | Mar 01 19:55:28 linux-kwm1 kernel: usb 1-1: Manufacturer: STMicroelectronics |
6 | Mar 01 19:55:28 linux-kwm1 kernel: [37B blob data] |
7 | |
8 | >st-info --probe |
9 | Found 1 stlink programmers |
10 | version: V2J17S4 |
11 | serial: 303030303030303030303031 |
12 | flash: 0 (pagesize: 0) |
13 | sram: 0 |
14 | chipid: 0x000 |
15 | dev-type: unknown |
16 | |
17 | >st-info --chipid |
18 | Failed to enter SWD mode |
19 | 0x0000
|
20 | |
21 | >st-info --descr |
22 | unknown
|
23 | |
24 | st-flash --connect-under-reset write /dev/shm/QAXE/FW/qaxe/firmware/fw-rev2/qaxe-rev2.bin 0x8000000 |
25 | st-flash 1.8.0-13-g40ee5f4 |
26 | 2024-03-01T22:31:28 WARN common.c: NRST is not connected |
27 | 2024-03-01T22:31:28 ERROR common.c: Soft reset failed: error write to AIRCR |
28 | 2024-03-01T22:31:28 ERROR common.c: Can not connect to target. Please use 'connect under reset' and try again |
29 | Failed to connect to target |
:
Bearbeitet durch User
Markus W. schrieb: > WARN common.c: NRST is not connected Hmm, das ist seltsam - kannst du nochmal den NRST prüfen, ob der wirklich richtig angeschlossen ist? 🤔 Und hast du zufällig einen Schaltplan deines Adapter-Moduls? Da kann ich schlecht prüfen, ob die richtigen Pins angeschlossen sind, weil das mehr als 2x5 ist. Sorry, falls ich hier nicht so oft reinkucke, über Discord bin ich direkt zu erreichen.
:
Bearbeitet durch User
Hallo Thomas, NRST steht doch für Low active Reset, also ein Reset, wen der Pin auf 0V Potential gezogen wird. Da ich keinen Pin habe, an den ich direkt die 3.3V Versorgung des MC's vom ST-Link V2 anlegen kann, habe ich zwei Leitungen mit 3.3V vom ST-Link V2 zum Pin-Header der beiden externen LED's gelegt (über die zwei 560 Ohm) und hoffe so daß der MC STM32L genug Power erhält umprogrammiert werden zu können. Ohne diese Versorgung habe ich auch die Platine via 12V vom NT versorgt, hatte aber auch kein Erfolg beim Programmieren. Am Montag werde ich den MC, von dem ich noch einen übrig habe auf eine 48-Pin Adapterplatine löten um mal zu sehen, was ich an Leitungen wirklich brauche um den Chip zu identifizieren. Auf dem Adapter kann ich alle Leitungen herausführen, was auf dem QAXE nicht so leicht geht. Ich schreibe mit dem nächsten Post, wie ich die Verbindung von dem ST-Link zum MC gemacht habe. LG Markus
Markus W. schrieb: > NRST steht doch für Low active Reset, also ein Reset, wen der > Pin auf 0V Potential gezogen wird. Jup, das ist korrekt. Markus W. schrieb: > Da ich keinen Pin habe, an den ich direkt die 3.3V Versorgung > des MC's vom ST-Link V2 anlegen kann, habe ich zwei Leitungen > mit 3.3V vom ST-Link V2 zum Pin-Header der beiden externen LED's > gelegt (über die zwei 560 Ohm) und hoffe so daß der MC STM32L > genug Power erhält umprogrammiert werden zu können. Man braucht keine externen 3,3V. Einfach das Board an den Strom hängen und SWDIO, SWCLK und GND verbinden und ggfls den NRST. Markus W. schrieb: > Ohne diese Versorgung habe ich auch die Platine via 12V vom NT > versorgt, hatte aber auch kein Erfolg beim Programmieren. Okay verstehe, das ist seltsam. Markus W. schrieb: > Ich schreibe mit dem nächsten Post, wie ich die Verbindung von dem > ST-Link zum MC gemacht habe. Ok, bin gespannt! So einen STLinkV2 Klon hab ich jahrelang benutzt und nie damit Probleme gehabt. Du könntest auch mal kucken, ob openocd den µC erkennt per
1 | openocd -f qaxe.cfg |
und das hier die config:
1 | source [find interface/stlink-v2.cfg] |
2 | |
3 | source [find target/stm32l0.cfg] |
4 | |
5 | # use hardware reset, connect under reset |
6 | #reset_config srst_only srst_nogate |
7 | reset_config none separate |
Du kannst beide reset-Konfigurationen mal ausprobieren, das was aktiv ist, ist das, was ich seit Jahren benutze. Du hast auch mehrere Qaxe Boards, right? Machen alle das gleiche?
:
Bearbeitet durch User
Hallo Thomas, >So einen STLinkV2 Klon hab ich jahrelang benutzt und nie damit Probleme >gehabt. Im MCFH Projekt, steht auch im MC-Forum habe ich auch einige STM32F4xx geflashed und das ging immer ohne Probleme, allerdings habe ich noch andere Leitungen wie z.B. SWIM verwendet. Danke für die openocd Konfiguration. Werde es damit auch mal versuchen. Ich sehe den ST-Link während der Kommandierung blinken, aber er erkennt das Target nicht. Wenn ich ausschließe, daß ich noch irgendwo einen Pin-Kurzschluß durch eine Lötzinn-Brücke habe, und eigentlich ist das der Fall, da ich und mein Kollege mit einem Stereo-Mikroskop nach dem Dampf-Phasen-Lötvorgang eine optische QA gemacht haben, kann es nur noch an der Konfiguration des Programmers liegen. Deshalb die Idee mit dem Adapterboard und dem verfügbaren MC, der übrig geblieben ist, da man dann besser verschiedene Pins an den ST-Link anschließen kann. Nächste Woche bin ich Unterwegs, so daß ich mich erst danach melde, sofern ich es bis Montag nicht geschafft habe den MC zu flashen. LG+SWE Markus PS.: OpenOCD Zugriff, s.u.
1 | Versorgung ST-Link 3.3V am Lüfter-Pin |
2 | =====================================
|
3 | |
4 | >openocd -f /dev/shm/QAXE/qaxe_openocd.cfg |
5 | Open On-Chip Debugger 0.12.0 |
6 | Licensed under GNU GPL v2 |
7 | For bug reports, read |
8 | http://openocd.org/doc/doxygen/bugs.html |
9 | WARNING: interface/stlink-v2.cfg is deprecated, please switch to interface/stlink.cfg |
10 | Info : auto-selecting first available session transport "hla_swd". To override use 'transport select <transport>'. |
11 | Info : The selected transport took over low-level target control. The results might differ compared to plain JTAG/SWD |
12 | none separate |
13 | |
14 | Info : Listening on port 6666 for tcl connections |
15 | Info : Listening on port 4444 for telnet connections |
16 | Info : clock speed 300 kHz |
17 | Info : STLINK V2J17S4 (API v2) VID:PID 0483:3748 |
18 | Info : Target voltage: 6.246943 |
19 | Error: init mode failed (unable to connect to the target) |
20 | |
21 | |
22 | Versorgung: 12V NT |
23 | ===================
|
24 | >openocd -f /dev/shm/QAXE/qaxe_openocd.cfg |
25 | Open On-Chip Debugger 0.12.0 |
26 | Licensed under GNU GPL v2 |
27 | For bug reports, read |
28 | http://openocd.org/doc/doxygen/bugs.html |
29 | WARNING: interface/stlink-v2.cfg is deprecated, please switch to interface/stlink.cfg |
30 | Info : auto-selecting first available session transport "hla_swd". To override use 'transport select <transport>'. |
31 | Info : The selected transport took over low-level target control. The results might differ compared to plain JTAG/SWD |
32 | none separate |
33 | |
34 | Info : Listening on port 6666 for tcl connections |
35 | Info : Listening on port 4444 for telnet connections |
36 | Info : clock speed 300 kHz |
37 | Info : STLINK V2J17S4 (API v2) VID:PID 0483:3748 |
38 | Info : Target voltage: 6.182248 |
39 | Error: init mode failed (unable to connect to the target) |
>Info : Target voltage: 6.182248 - verstehe ich nicht!
:
Bearbeitet durch User
Angehängte Dateien:
-
qaxe-mc_prg-iface-small.jpg
320 KB -
stlink_adapter-small.jpg
220 KB
Noch einmal die Bilder zu meinem Prog-Adapter. SWDIO: or SWCLK: ge NRST: gn GND: bl Markus
:
Bearbeitet durch User
Markus W. schrieb: > Noch einmal die Bilder zu meinem Prog-Adapter. > > SWDIO: or > SWCLK: ge > NRST: gn > GND: bl > > Markus Das kann ich leider nicht prüfen, weil ich nicht weiß, wie dein 1,27mm Adapter auf 2,54mm Adapter verdrahtet ist. 1-zu-1 kann es ja schlecht sein, der 2,54mm Pinheader hat deutlich mehr Pins. Kann man das bitte irgendwie nachvollziehbar machen? Mit Schaltplan oder soetwas? edit: Das hier scheint es wohl zu sein: https://www.adafruit.com/product/2094 Ansonsten, hatte ich dich schon gefragt, ob du 3,3V am lm1117 misst, wenn er an 12V hängt? > Target voltage: 6.182248 Hmm, das ist wirklich sehr sonderbar
:
Bearbeitet durch User
Angehängte Dateien:
-
2024-03-02_21-04-23x.png
93 KB -
2024-03-02_21-03-22.png
51 KB
Oh ah ich versteh jetzt, was du gemacht hast ... Ups, es gibt keine Standard-10pol SWD Belegung 🙈 Das Adafruit Board hat den SWD Connector anders belegt. Meine Belegung kam von einem STLink V2 Klon, die ich für quasi alles übernommen hatte. Die Belegung von deinem Klon ist wieder anders. Ich glaub bei den Klons gabs 2, soweit ich weiß. Zum Glück sind rein zufällig die fest-kurzgeschlossenen Ground Pins 3, 5, 7 und 9 Ground oder nicht benutzt - dann kannst du prinzipiell den Adapter benutzen. Musst nur kucken, wo welches Signal hingehört.
:
Bearbeitet durch User
Hallo Thomas, es ist der Adapter von 1bitsquared und nicht adafruit. Siehe u.g. Links. https://1bitsquared.com/collections/accessories/products/20pin-jtag-adapter https://1bitsquared.com/cdn/shop/products/20pin_jtag_adapter_schematic_1024x1024.png LG+Danke! Markus
Hallo Thomas, Ich habe es auch mit einem J-Link nach gleicher Methoden mittels des 1bitsquared Adapters versucht, aber irgendwie klappt die Kommunikation zum MC noch nicht. Ich muss wohl mein DSO rauskramen und ein paar Drähte an den QAXE anlöten. Trotzdem danke für Deine Mühe. Markus
1 | >JLinkSTM32 |
2 | SEGGER J-Link Unlock tool for STM32 devices |
3 | Compiled Feb 29 2024 10:29:52 |
4 | (c) 2009-2015 SEGGER Microcontroller GmbH, www.segger.com |
5 | Solutions for real time microcontroller applications |
6 | |
7 | This program is designed to reset the option bytes of a STM32 device to their factory settings. If read protection of the device is enabled, reset the option bytes will cause a mass erase. |
8 | |
9 | Options: |
10 | [0] Exit |
11 | [1] STM32C0xxxx |
12 | [2] STM32F0xxxx |
13 | [3] STM32F1xxxx |
14 | [4] STM32F2xxxx |
15 | [5] STM32F3xxxx |
16 | [6] STM32F4xxxx |
17 | [7] STM32F72xxx, STM32F73xxx |
18 | [8] STM32F74xxx, STM32F75xxx |
19 | [9] STM32F76xxx, STM32F77xxx |
20 | [10] STM32G0x0xx |
21 | [11] STM32G0x1xx |
22 | [12] STM32G4xxxx |
23 | [13] STM32H743_53_50 |
24 | [14] STM32H745_47_55_57 |
25 | [15] STM32L0xxxx |
26 | [16] STM32L1xxxx |
27 | [17] STM32L4xxxx |
28 | [18] STM32L5xxxx |
29 | [19] STM32U5xxxx |
30 | [20] STM32WBxxxx |
31 | [21] STM32WLxxxx |
32 | Please select the correct device family: 16 |
33 | Connecting to J-Link via USB...O.K. |
34 | Using SWD as target interface. |
35 | Target interface speed: 1000 kHz. |
36 | VTarget = 0.000V |
37 | Target voltage too low |
38 | Press any key to exit. |
Angehängte Dateien:
-
1b2-adapter.jpg
320 KB
Ich habe noch ein Bild von meinem 1b2 Adapter angehängt, da sich offensichtlich das PCB-Layout geringfügig geändert hat. Meinen Adapter habe ich schon vor einigen Jahren auf einer Messe erstanden (Embedded in Nü. oder auf der Electronica in Mü.) Auf jeden Fall noch vor Corona. Markus
Markus W. schrieb: > Ich muss wohl mein DSO rauskramen und ein paar Drähte an den > QAXE anlöten. Nein, du musst keine Drähte an den QAxe anlöten 🙈 So sollte es funktionieren:
1 | NRST 1 |
2 | SWDIO 5 |
3 | SWCLK 13 |
4 | GND 4 |
Die Pin-Nummern sind die Pins am großen Header. Einfach deinen STLink Dongle mit den Signalen an den oben gelisteten Pins verdrahten.
:
Bearbeitet durch User
Hallo Thomas, danke für Deine Mühe, leider klappt es so auch nicht. Verkabelung siehe Anhänge. NRST -> 1 verstehe ich nicht. Da ist doch Vcc. NRST -> 15 sollte die Position am 20 Pin Header sein. LG Markus
Markus W. schrieb: > NRST -> 1 verstehe ich nicht. Da ist doch Vcc. Nein, da ist der Silkscreen Aufdruck "VCC", das hat aber nichts mit dem eigentlichen Pinning zu tun. Die Belegung des 1,27mm Pinheader wird nicht durch den Silkscreen auf dem Adapter festgelegt sondern durch die Platine vom QAxe. Qaxe:
1 | 1: NRST |
2 | 2: SWDIO |
3 | 6: SWCLK |
4 | 3: GND |
Wenn du dir anschaust, wo die Leitungen vom 1,27mm Pinheader auf deinem Adapter zum 2,54mm Pinheader gehen, dann siehst du:
1 | 1,27mm | 2,54mm |
2 | --------------- |
3 | 1 -> 1 |
4 | 2 -> 7 |
5 | 6 -> 13 |
6 | 3 -> 4, 6, 8, ... |
Dann müsste es passen, wenn du deine Kabel vom STLink kommend so anschließt:
1 | NRST -> 1 |
2 | SWDIO -> 7 |
3 | SWCLK -> 13 |
4 | GND -> 4 |
Aber du hast das, soweit ich das erkennen kann, schon korrekt verdrahtet. Mein STLink Klon hat nie 3,3V benötigt ... Hmm, vlt ist deiner unterschiedlich, idk 🤔 Das könntest du gemeint haben mit, du musst ein Kabel ziehen. Ausprobieren kann man es mal 🙈 edit: Oh gerade gesehen, Pin 2 geht auf Pin7!!! Bitte korrigieren, sorry hab das falsch auf dem Board gesehen Das sollte richtig sein:
1 | NRST -> 1 |
2 | SWDIO -> 7 |
3 | SWCLK -> 13 |
4 | GND -> 4 |
:
Bearbeitet durch User
Angehängte Dateien:
Hallo Thomas, was lange währt, wird endlich gut. Nachdem ich mit BMP, J-Link und ST-Link V2 diverse Versuche unternommen habe, die leider nicht gefruchtet haben, habe ich mit einem anderen älteren ST-Link V2 Platinchen Glück beim Flashen den MC's gehabt. Deine vorgeschlagene PIN-Belegung war soweit korrekt. Siehe Anhang - Verkabelung, Flash-Vorgang und die Antwort vom QAXE beim anstecken an den PC. LG+Danke für Deine Hilfe und Mühe. Hoffe meine Ausführungen können anderen Enthusiasten, die einen QAXE aufbauen weiter helfen. Markus PS.: Nächste Woche werden die ASIC's auf die erste PCB gelötet und die restlichen drei PCB's fertig bestückt. Ich überlege, ob ich nicht gleich einen STM32F152 drauf löten soll, der via USB geflasht werden kann. Was meinst Du?
:
Bearbeitet durch User
Yay, super! Freut mich, dass es jetzt geklappt hat! Markus W. schrieb: > Ich überlege, ob ich nicht gleich einen STM32F152 drauf > löten soll, der via USB geflasht werden kann. Das würde ich aus diversen Gründen nicht machen. 1. Die Rust-Firmware müsste "portiert" werden. Embassy abstrahiert zwar viel, vieles müsste aber noch angepasst werden. 2. Der STM32L151CC hat einen USB-Bootloader, dafür müsste man den Pin PB2 per Pull-Down nach GND ziehen, dann würde er starten, wenn man einen Reset bei gedrückten Boot-Knopf macht (den gibts auf rev3). Das müsste in rev3.1 funktionieren. (rev3 ist mit CC-Variante und boot-Button, rev3.1 hat den nötigen Pull-Down, der noch gefehlt hat 🙈).
:
Bearbeitet durch User
Wie geht es dann weiter, wenn der QAXE vom PC erkannt wird. Einfach den BTC-Miner installieren und eine Config-Datei entsprechen bereitstellen oder wie wird der QAXE angesprochen? Markus
Herzlichen Glückwunsch ich hab es mit Spannung verfolgt ob es klappt und ich muss sagen das ich das nicht so einfach hinbekommen hätte. Weil ich davon keine Ahnung habe ;)
:
Bearbeitet durch User
@Markus, habe dir eine PN geschrieben. Schön zu sehen wie das Projekt weitergeht, meine ASIC sind leider immer noch nicht da, Chinesisches Neujahr sei Dank. Zu deiner Frage an Mampf: # install curl sudo apt install curl # install rust curl --proto '=https' --tlsv1.2 https://sh.rustup.rs -sSf | sh # add to ~/.bash.rc (afterwards, opening a new terminal is needed) echo 'source "$HOME/.cargo/env"' >> ~/.bashrc # clone repository git clone https://github.com/shufps/qaxe # clone submodules cd qaxe git submodule init git submodule update # add rust target for rev2/3 rustup target add thumbv7m-none-eabi # or add rust target for rev1 rustup target add thumbv6m-none-eabi # build firmware for rev2 cd firmware/fw-rev2 # or cd firmware/fw-rev3 ./build.sh # run firmware (this also flashes it to the stm32) ./run.sh siehe hier: https://github.com/shufps/qaxe EDIT: habe es gerade mal getestet, scheint zu funktionieren (2 Warnings) Bricht bei mir dann aber ab, habe die Hardware nicht angeschloßen: error: could not execute process `probe-rs run --chip STM32L151C8xxA target/thumbv7m-none-eabi/release/qaxe` (never executed)
:
Bearbeitet durch User
@Roland F., danke für die Zusammenfassung der Rust Kommandos. Habe ich schon gemacht. Unsere Postes haben sich wohl überschnitten. Ich habe ja des .bin bereits geflashed und auch eine Antwort vom MC an den PC bekommen. D.h. das USB Interface funktioniert schon mit der drauf gespielten FW. Markus PS.: Die PN schaue ich mir gleich an.
So geht es dann weiter: https://github.com/shufps/piaxe-miner/blob/master/README.md#installation Man installiert dann die Python Dependencies und passt die config.yml an und startet den Miner. Es gibt auch ein Example-Start-Script, wo man nur noch seine BTC Adresse eintragen muss. Du kannst den Pyminer ohne ASICs starten, dann schaltet er die 1,2V an, die du dann prüfen kannst, bevor du die ASICs montierst :)
:
Bearbeitet durch User
>Du kannst den Pyminer ohne ASICs starten, dann schaltet er die 1,2V an, >die du dann prüfen kannst, bevor du die ASICs montierst :) Danke für den Tipp! Markus
Angehängte Dateien:
-
GH2W5E6WoAEnZjq.jpeg
240 KB -
GHq4xE5X0AA6vKv.jpeg
300 KB
Kleines Update ... Hab jetzt ein modulare Design gebastelt und die ersten 4 Module funktionieren schon. (1-Modul-Testboard im 2ten Bild). Das besondere ist, dass man die Module super-einfach sowohl serial- als auch voltage-chainen kann. Nächster Schritt ist ein Carrier-Board für 4 dieser Module. Falls es geht, ist es ein 16-ASIC Miner mit ca. 7.2TH/s und ~200W Leistung 😁
:
Bearbeitet durch User
Das sieht sehr verlockend aus! Bin bisher nicht mehr dazu gekommen meinen zu erweitern. Wie stellst du das voltage-chaining an? Bzw. Das Serielle? Gibt’s dazu ein Repo? Sieht echt sehr verlockend aus
Angehängte Dateien:
-
GITuTC9XoAAWC4k.jpeg
240 KB -
2024-03-12_12-15-01.png
32 KB
Be N. schrieb: > Das sieht sehr verlockend aus! > > Bin bisher nicht mehr dazu gekommen meinen zu erweitern. Wie stellst du > das voltage-chaining an? Bzw. Das Serielle? Ich hab für das serielle Chaining ADUM Digitale Isolatoren benutzt. Dann kann man quasi für den Input der nächsten Voltage domain die 1,8V und Signale von der vorherigen Voltage domain verwenden und muss sich quasi um nichts kümmern. Netter Nebeneffekt ist, dass man auch ein einziges Modul an einen 5V Arduino hängen könnte, wenn man wollte 🙈 Im zweiten Bild sieht man das Ding fertig und in Betrieb. Schafft sowas 7.2TH/s mit 205W. Die Kühlung hat sich bisserl verändert, mit den kleinen Lüfterchen war das nicht kühl zu bekommen. > Gibt’s dazu ein Repo? Sieht echt sehr verlockend aus Noch nicht, das ist alles Kraut und Rüben gerade 🙈
:
Bearbeitet durch User
Gefällt mir sehr gut! Würde mir persönlich nichts ausmachen ob Kraut und Rüben :-D Das ist letztendlich genau das was ich auch realisieren wollte. Wäre also sehr interessiert an den Ressourcen sofern die wieder OpenSource sind :) Seh ich das richtig, dass die ASICs auf den ASIC-Modulen parallel geschalten sind? Würde ja bedeuten, dass du in deinem Fall (Bild) eine Spannungsversorgung von 4V8 liefern musst damit du die Module in Reihe betreiben kannst? Bedeutet die PowerStage liefert 4V8 bei 50A... Das mit ADUM ist genial... Letztendlich benötigst du hier nur die Referenzspannung (Potential) des ursprünglichen Signals! Geniale Lösung! An sich ein extrem modulares System! Freu mich auf das Repo!!! Übrigens hab ich gesehen, dass bei OSMU man gewisse ICs günstiger bekommen kann wenn man abonniert? Sind da auch die ASICs mit enthalten bzw. Rs als auch Cs? Als Privatperson zahlt man sich bei DigiKey bzw. Mouser ja dumm und dämlich :-/
:
Bearbeitet durch User
Be N. schrieb: > Seh ich das richtig, dass die ASICs auf den ASIC-Modulen parallel > geschalten sind? Ja, pro Modul sind es immer 4 ASICs, die parallel sind. Und 4 Module in Reihe. > Würde ja bedeuten, dass du in deinem Fall (Bild) eine > Spannungsversorgung von 4V8 liefern musst damit du die Module in Reihe > betreiben kannst? Bedeutet die PowerStage liefert 4V8 bei 50A... Viel einfacher! Ich hab das Board so dimensioniert, dass ich ein fettes 5V@40A Netzteil anschließen kann. Das Netzteil kann man in gewissen Grenzen nachjustieren - sowas 4.5V bis 5.5V oder so. Das Board hat selbst keinen Buck mehr für die ASICs. Man spart sich dann den ganzen Buck Converter auf dem PCB und eine dicke Power-Supply braucht man eh, statt 12V + Buck kann man dann gleich 5V benutzen 😁 Be N. schrieb: > Übrigens hab ich gesehen, dass bei OSMU man gewisse ICs günstiger > bekommen kann wenn man abonniert? Sind da auch die ASICs mit enthalten > bzw. Rs als auch Cs? Das weiß ich leider nicht 🥺 Be N. schrieb: > Würde mir persönlich nichts ausmachen ob Kraut und Rüben :-D Ich schau, dass ich das asap mal aufräume 🙈 Der nächste logische Schritt wäre dann 10 Voltage Domains an 12V lol 🥴
:
Bearbeitet durch User
Mampf F. schrieb: > Viel einfacher! Ich hab das Board so dimensioniert, dass ich ein fettes > 5V@40A Netzteil anschließen kann. Das Netzteil kann man in gewissen > Grenzen nachjustieren - sowas 4.5V bis 5.5V oder so. > > Das Board hat selbst keinen Buck mehr für die ASICs. > > Man spart sich dann den ganzen Buck Converter auf dem PCB und eine dicke > Power-Supply braucht man eh, statt 12V + Buck kann man dann gleich 5V > benutzen 😁 Klingt auch gut, für mich müsste ich dann dennoch den Buck vorsehen. Ich habe vor den Miner an einem Balkonkraftwerk mit MPPT für KFZ-Batterien zu betreiben. Natürlich wären dann 10 Module in Reihe möglich, dennoch müsste ich die Spannung auf 12V begrenzen. Fürs erste möchte ich das mal so belassen. Sprich würde es deiner Meinung nach reichen eine PowerStage mit vielfachem von 1V2 mit 40A auszulegen? Ich war der Meinung die ASICs brauchen >10A :-/ Interessant... Ich habe erstmal mit 3 ASICs pro Modul bei mir kalkuliert. Letztendlich das selbe Prinzip aber 3 statt 4 ASICs aufgrund der 40A...
Be N. schrieb: > Sprich würde es deiner Meinung nach reichen eine PowerStage mit > vielfachem von 1V2 mit 40A auszulegen? Ich war der Meinung die ASICs > brauchen >10A :-/ > > Interessant... Ich habe erstmal mit 3 ASICs pro Modul bei mir > kalkuliert. Letztendlich das selbe Prinzip aber 3 statt 4 ASICs aufgrund > der 40A... hmm ja, rein rechnerisch habe ich 10,25A pro Modul Stromverbrauch. 205W benötigt der Miner insgesamt - gemessen direkt an den 230V. Also 10A pro ASIC ist schon sehr knapp, sollte man wohl eher mit idk 12A rechnen. Ah und ich hab mich vertan, mein 5V Netzteil liefert max 60A ... Also glaube schon, dass mehr als 40A gebraucht werden 🙈
:
Bearbeitet durch User
Mampf F. schrieb: > Ah und ich hab mich vertan, mein 5V Netzteil liefert max 60A ... Also > glaube schon, dass mehr als 40A gebraucht werden 🙈 Denke ich mir, ich geh erstmal mit 3 parallel ins Rennen mit meiner jetztigen PowerStage oder mit Quaxe PowerStage auf 1,2V*X Module hochskaliert. Ich denke das sollte passen. Bin mal gespannt auf deine Files :) Werd mich heut Abend auch mal wieder mit der Thematik auseinandersetzen
Be N. schrieb: > Ich denke das sollte passen. Bin mal gespannt auf deine Files :) Der erste Satz Files ist hier: https://github.com/shufps/flexaxe Das Modul und ein 1-Modul Testboard. Das 4-Modul-Board kommt später.
Angehängte Dateien:
-
qaxe_pcb1.jpg
480 KB -
qaxe_pcb1_asic.jpg
430 KB -
qaxe_pcb1_asic_bot.jpg
500 KB -
qaxe_pcb_fan2.jpg
230 KB -
qaxe_miner.jpg
490 KB
Hallo Mampf, hat bischen gedauert, bis ich meinen eigenen Qaxe in den Händen halten kann. Aufau ist soweit fertig, bis aufs Gehäuse, das in Arbeit ist. MC ist geflashed und Kühler montiert. Kein Rauch beim Anschließen ans NT. Stromverbrauch beim starten des Miners vai Python-skript 1A. python pyminer.py -o solo.ckpool.org:3333 stratum+tcp://solo.ckpool.org:3333 -u bc....q1 -p x
1 | >cat config.yml |
2 | debug_bm1366: false |
3 | verify_solo: true |
4 | miner: qaxe |
5 | suggest_difficulty: 2048 |
6 | |
7 | qaxe: |
8 | name: QAxe |
9 | chips: 4 |
10 | fan_speed_1: 1.0 |
11 | fan_speed_2: 1.0 |
12 | asic_frequency: 485 |
13 | extranonce2_interval: 1.9 |
14 | serial_port_asic: "/dev/ttyACM0" |
15 | serial_port_ctrl: "/dev/ttyACM1" |
1 | Journalctl -f output: |
2 | Apr 16 15:33:02 linux-kwm1 kernel: usb 1-1: Product: Qaxe |
3 | Apr 16 15:33:02 linux-kwm1 kernel: usb 1-1: Manufacturer: Microengineer |
4 | Apr 16 15:33:02 linux-kwm1 kernel: usb 1-1: SerialNumber: rev2 |
5 | Apr 16 15:33:02 linux-kwm1 kernel: cdc_acm 1-1:1.0: ttyACM0: USB ACM device |
6 | Apr 16 15:33:02 linux-kwm1 kernel: cdc_acm 1-1:1.2: ttyACM1: USB ACM device |
Leider bekomme ich die Fehlermeldung - Anzahl der ASICS 0.
1 | 4-16 17:12:02,234 - DEBUG - rx len: b'\x00' |
2 | 2024-04-16 17:12:07,234 - INFO - Initializing BM1366 |
3 | 2024-04-16 17:12:07,235 - DEBUG - -> 0b080110031a050430783030 |
4 | 2024-04-16 17:12:07,236 - DEBUG - rx len: b'\x02' |
5 | 2024-04-16 17:12:07,236 - DEBUG - <- 0801 |
6 | 2024-04-16 17:12:12,737 - DEBUG - -> 0b080210031a050430783030 |
7 | 2024-04-16 17:12:12,738 - DEBUG - rx len: b'\x02' |
8 | 2024-04-16 17:12:12,739 - DEBUG - <- 0802 |
9 | 2024-04-16 17:12:19,259 - ERROR - Uncaught exception |
10 | Traceback (most recent call last): |
11 | File "/dev/shm/piaxe-miner-master/./pyminer.py", line 566, in <module> |
12 | piaxeMiner.init() |
13 | File "/dev/shm/piaxe-miner-master/piaxe/miner.py", line 590, in init |
14 | chip_counter = bm1366.init(self.hardware.get_asic_frequency(), self.hardware.get_chip_count(), chips_enabled) |
15 | ^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^
|
16 | File "/dev/shm/piaxe-miner-master/piaxe/bm1366.py", line 310, in init |
17 | return send_init(frequency, expected, chips_enabled) |
18 | ^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^
|
19 | File "/dev/shm/piaxe-miner-master/piaxe/bm1366.py", line 257, in send_init |
20 | raise Exception(f"chips mismatch. expected: {expected}, actual: {chip_counter}") |
21 | Exception: chips mismatch. expected: 4, actual: 0 |
Bevor ich ans Messen gehe, wollte ich Dich nach den sinnvollen Testpunkten fragen. Offensichtlich klappt noch nicht die Kommunikation zu den ASICs. Im Anhang einige Bilder zum Aufbau. LG Markus
Angehängte Dateien:
-
qaxe_pcb1_asic2.jpg
350 KB
Kleiner Nachtrag yu den ASICs, sie sehen nur auf dem ersten Bild etwas sonderbar durch die Lichtspiegelung aus, sind aber alle gleich. Besseres Bild im Anhang. Markus
Noch etwas mehr debug Daten mit dem Switch in der config.yml debug_bm1366: true
1 | (piaxe-miner-master) mw@localhost:/dev/shm/piaxe-miner-master> ./start_mainnet_publicpool.sh |
2 | 2024-04-17 19:12:03,597 - DEBUG - -> 0b10011a0706080110641864 |
3 | 2024-04-17 19:12:03,599 - DEBUG - rx len: b'\x00' |
4 | 2024-04-17 19:12:08,599 - INFO - Initializing BM1366 |
5 | 2024-04-17 19:12:08,600 - DEBUG - -> 0b080110031a050430783030 |
6 | 2024-04-17 19:12:08,601 - DEBUG - rx len: b'\x02' |
7 | 2024-04-17 19:12:08,601 - DEBUG - <- 0801 |
8 | 2024-04-17 19:12:14,102 - DEBUG - -> 0b080210031a050430783030 |
9 | 2024-04-17 19:12:14,104 - DEBUG - rx len: b'\x02' |
10 | 2024-04-17 19:12:14,104 - DEBUG - <- 0802 |
11 | 2024-04-17 19:12:19,605 - DEBUG - -> 55aa510900a49000ffff1c |
12 | 2024-04-17 19:12:19,606 - DEBUG - -> 55aa510900a49000ffff1c |
13 | 2024-04-17 19:12:19,609 - DEBUG - -> 55aa510900a49000ffff1c |
14 | 2024-04-17 19:12:19,611 - DEBUG - -> 55aa520500000a |
15 | 2024-04-17 19:12:19,623 - DEBUG - serial_rx: 11 |
16 | 2024-04-17 19:12:19,623 - DEBUG - <- aa551300000055660000aa |
17 | 2024-04-17 19:12:20,625 - DEBUG - -> 55aa5305000003 |
18 | 2024-04-17 19:12:20,626 - ERROR - Uncaught exception |
19 | Traceback (most recent call last): |
20 | File "/dev/shm/piaxe-miner-master/./pyminer.py", line 566, in <module> |
21 | piaxeMiner.init() |
22 | File "/dev/shm/piaxe-miner-master/piaxe/miner.py", line 590, in init |
23 | chip_counter = bm1366.init(self.hardware.get_asic_frequency(), self.hardware.get_chip_count(), chips_enabled) |
24 | ^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^
|
25 | File "/dev/shm/piaxe-miner-master/piaxe/bm1366.py", line 310, in init |
26 | return send_init(frequency, expected, chips_enabled) |
27 | ^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^
|
28 | File "/dev/shm/piaxe-miner-master/piaxe/bm1366.py", line 257, in send_init |
29 | raise Exception(f"chips mismatch. expected: {expected}, actual: {chip_counter}") |
30 | Exception: chips mismatch. expected: 4, actual: 0 |
Falls jemand noch diesen Thread mitlesen tut. Markus PS.: Jetzt habe ich das Oszi rausgeholt und messe mal die Signale zu den ASICs. Melde mich später.
Angehängte Dateien:
-
QAXE_V0.2_TP12.jpg
38 KB -
QAXE_V0.2_TP11.jpg
38 KB -
QAXE_V0.2_TP7.jpg
38 KB -
QAXE_V0.2_TP5.jpg
38 KB -
QAXE_V0.2_TP2.jpg
38 KB -
QAXE_V0.2_TP3.jpg
38 KB -
QAXE_V0.2_TP6.jpg
38 KB -
QAXE_V0.2_TP9.jpg
38 KB -
QAXE_V0.2_TP13.jpg
38 KB -
QAXE_V0.2_C39.jpg
42 KB -
QAXE_V0.2_ASIC_J2.jpg
55 KB -
QAXE_PCB_BOT_TP.jpg
240 KB
Die ersten Messungen zu meinem QAXE: TP1: 5.088V TP14: 1.269V U30 3.3V Unterseite bei den ASICs: TP12: TP11: TP7: TP5: TP2: TP3: TP6: TP9: TP13: siehe DSO Bilder. Gruß Markus
Oh sorry, hatte vergessen hier mal wieder reinzukucken 🙈 Markus W. schrieb: > 2024-04-17 19:12:19,623 - DEBUG - serial_rx: 11 > 2024-04-17 19:12:19,623 - DEBUG - <- aa551300000055660000aa Hmm, das ist seltsam ... da scheint irgendwas mit serial nicht zu passen 🤔 Das sollte sowas wie "aa55136600000000000005" sein und sich dann insgesamt 4 mal wiederholen 🤔 Muss mal nachdenken, wie das passieren kann 🤔 Eventuell hab ich eine Idee ... Die ASICs würde ich, wenn ich du wäre, nicht mehr anfassen. Das geht schon fast ... Könntest du bitte den den commit-hash vom Stand des QAxe Repositories hier posten? Dann kann ich kucken, welchen Stand der Firmware du geflasht hast.
:
Bearbeitet durch User
Hallo Thomas, danke fürs Reinschauen. Ich habe Deine QAXE githup Repos immer als zip-File heruntergeladen. Wenn Du aber den Verdacht hast, dass mein Problem in der FW und nicht HW liegt, kann ich auch gerne ein git clone machen um die FW herunter zu laden und dann neu flashen. Im Augenblick kann ich kein "commit-hash" erstellen. Melde mich wieder, wenn ich das REPO geklone habe und die FW neu aufgespielt habe. Muss ich bei der FW was beachten? Habe die PCB Version 0.2, weshalb ich auch aus diesem Repo die FW gebaut habe. Sollte ich die V.3.2 nehmen? LG Markus PS.: habe gerade das neuste Repo vom QAXE geclont. commit c2a55399750ce480e7872cc3ef803c5b26006bd7 (HEAD -> main, origin/main, origin/HEAD) Author: Thomas Shufps <shufps80@gmail.com> Date: Wed Apr 3 08:04:14 2024 +0200 >git submodule update Cloning into '/dev/shm/qaxe/firmware/embassy'... Submodule path 'firmware/embassy': checked out '0549dd5fd7d874f4f071047db12702f58009931b' mw@linux-kwm1:/dev/shm/qaxe >rustup target add thumbv7m-none-eabi info: component 'rust-std' for target 'thumbv7m-none-eabi' is up to date mw@linux-kwm1:/dev/shm/qaxe >cd firmware/ embassy/ fw-L052K8/ fw-L072CB/ fw-L151C8/ fw-L151CC/ Welche FW ist zu nehmen (sind das die MC-Versionen?) Bei mir wäre es der 151C8. file qaxe-fw-L151C8.bin qaxe-fw-L151C8.bin: ARM Cortex-M firmware, initial SP at 0x20004000, reset at 0x080000f4, NMI at 0x0800a2a0, HardFault at 0x0800cdaa, SVCall at 0x0800a2a0, PendSV at 0x0800a2a0
:
Bearbeitet durch User
Leider klappt es immer noch nicht! Habe gerade die FW direct aus dem Brunch V3.2 geclonet und gebaut.
1 | mw@linux-kwm1:/dev/shm/qaxe/firmware/fw-L151C8 |
2 | >cargo objcopy --release --bin qaxe -- -O binary qaxe-fw-L151C8.bin |
3 | Compiling defmt-macros v0.3.6 |
4 | Compiling defmt v0.3.5 |
5 | Compiling embedded-io v0.6.1 |
6 | Compiling embassy-net-driver v0.2.0 (/dev/shm/qaxe/firmware/embassy/embassy-net-driver) |
7 | Compiling embassy-usb-driver v0.1.0 (/dev/shm/qaxe/firmware/embassy/embassy-usb-driver) |
8 | Compiling embassy-time v0.3.0 (/dev/shm/qaxe/firmware/embassy/embassy-time) |
9 | Compiling embassy-hal-internal v0.1.0 (/dev/shm/qaxe/firmware/embassy/embassy-hal-internal) |
10 | Compiling embassy-executor v0.5.0 (/dev/shm/qaxe/firmware/embassy/embassy-executor) |
11 | Compiling panic-probe v0.3.1 |
12 | Compiling defmt-rtt v0.4.0 |
13 | Compiling embedded-io-async v0.6.1 |
14 | Compiling embassy-sync v0.5.0 (/dev/shm/qaxe/firmware/embassy/embassy-sync) |
15 | Compiling embassy-embedded-hal v0.1.0 (/dev/shm/qaxe/firmware/embassy/embassy-embedded-hal) |
16 | Compiling embassy-net-driver-channel v0.2.0 (/dev/shm/qaxe/firmware/embassy/embassy-net-driver-channel) |
17 | Compiling embassy-usb v0.1.0 (/dev/shm/qaxe/firmware/embassy/embassy-usb) |
18 | Compiling embassy-stm32 v0.1.0 (/dev/shm/qaxe/firmware/embassy/embassy-stm32) |
19 | Compiling embassy-stm32l1-examples v0.1.0 (/dev/shm/qaxe/firmware/fw-L151C8) |
20 | Finished release [optimized + debuginfo] target(s) in 5.84s |
21 | |
22 | |
23 | mw@linux-kwm1:/dev/shm/qaxe/firmware/fw-L151C8 |
24 | >ls -l |
25 | total 104 |
26 | -rw------- 1 mw users 171 Apr 19 09:18 build.rs |
27 | -rwx------ 1 mw users 60 Apr 19 09:18 build.sh |
28 | -rw------- 1 mw users 22397 Apr 19 09:18 Cargo.lock |
29 | -rw------- 1 mw users 1347 Apr 19 09:18 Cargo.toml |
30 | -rwx------ 1 mw users 61416 Apr 19 09:42 qaxe-fw-L151C8.bin |
31 | -rw------- 1 mw users 68 Apr 19 09:18 README.md |
32 | -rwx------ 1 mw users 58 Apr 19 09:18 run.sh |
33 | drwx------ 3 mw users 60 Apr 19 09:18 src |
34 | drwx------ 4 mw users 120 Apr 19 09:37 target |
35 | |
36 | >file qaxe-fw-L151C8.bin |
37 | qaxe-fw-L151C8.bin: ARM Cortex-M firmware, initial SP at 0x20004000, reset at 0x080000f4, NMI at 0x0800a2a0, HardFault at 0x0800cdaa, SVCall at 0x0800a2a0, PendSV at 0x0800a2a0 |
38 | |
39 | >st-flash --connect-under-reset write /dev/shm/qaxe/firmware/fw-L151C8/qaxe-fw-L151C8.bin 0x8000000 |
40 | st-flash 1.8.0-13-g40ee5f4 |
41 | 2024-04-19T10:02:26 WARN common.c: NRST is not connected |
42 | 2024-04-19T10:02:26 ERROR common.c: Soft reset failed: error write to AIRCR |
43 | 2024-04-19T10:02:26 INFO common.c: STM32L1xx_Cat_2: 32 KiB SRAM, 64 KiB flash in at least 256 byte pages. |
44 | file /dev/shm/qaxe/firmware/fw-L151C8/qaxe-fw-L151C8.bin md5 checksum: a6f2cc6014e7fce45c36346d29e959c, stlink checksum: 0x0061ae42 |
45 | 2024-04-19T10:02:26 INFO common_flash.c: Attempting to write 61416 (0xefe8) bytes to stm32 address: 134217728 (0x8000000) |
46 | -> Flash page at 0x8000000 erased (size: 0x100) |
47 | -> Flash page at 0x8000100 erased (size: 0x100) |
48 | -> Flash page at 0x8000200 erased (size: 0x100) |
49 | ...
|
50 | -> Flash page at 0x800ee00 erased (size: 0x100) |
51 | -> Flash page at 0x800ef00 erased (size: 0x100) |
52 | |
53 | 2024-04-19T10:02:27 INFO flash_loader.c: Starting Flash write for L0 |
54 | 2024-04-19T10:02:27 INFO flash_loader.c: Successfully loaded flash loader in sram |
55 | 2024-04-19T10:02:27 INFO flash_loader.c: Clear DFSR |
56 | 1/479 halfpages written |
57 | 2/479 halfpages written |
58 | ...
|
59 | 478/479 halfpages written |
60 | 479/479 halfpages written |
61 | |
62 | 2024-04-19T10:02:36 INFO common_flash.c: Starting verification of write complete |
63 | 2024-04-19T10:02:38 INFO common_flash.c: Flash written and verified! jolly good! |
64 | |
65 | |
66 | cat ./start_mainnet_publicpool.sh |
67 | python3 ./pyminer.py -o stratum+tcp://solo.ckpool.org:3333 -d -P -u bc1....q1 -p x |
68 | |
69 | >./start_mainnet_publicpool.sh |
70 | 2024-04-19 10:08:02,822 - DEBUG - -> 0b10011a0706080110641864 |
71 | 2024-04-19 10:08:02,823 - DEBUG - rx len: b'\x00' |
72 | 2024-04-19 10:08:07,824 - INFO - Initializing BM1366 |
73 | 2024-04-19 10:08:07,824 - DEBUG - -> 0b080110031a050430783030 |
74 | 2024-04-19 10:08:07,825 - DEBUG - rx len: b'\x02' |
75 | 2024-04-19 10:08:07,825 - DEBUG - <- 0801 |
76 | 2024-04-19 10:08:13,326 - DEBUG - -> 0b080210031a050430783030 |
77 | 2024-04-19 10:08:13,327 - DEBUG - rx len: b'\x02' |
78 | 2024-04-19 10:08:13,328 - DEBUG - <- 0802 |
79 | 2024-04-19 10:08:19,848 - ERROR - Uncaught exception |
80 | Traceback (most recent call last): |
81 | File "/dev/shm/piaxe-miner-master/./pyminer.py", line 566, in <module> |
82 | piaxeMiner.init() |
83 | File "/dev/shm/piaxe-miner-master/piaxe/miner.py", line 590, in init |
84 | chip_counter = bm1366.init(self.hardware.get_asic_frequency(), self.hardware.get_chip_count(), chips_enabled) |
85 | ^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^
|
86 | File "/dev/shm/piaxe-miner-master/piaxe/bm1366.py", line 310, in init |
87 | return send_init(frequency, expected, chips_enabled) |
88 | ^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^
|
89 | File "/dev/shm/piaxe-miner-master/piaxe/bm1366.py", line 257, in send_init |
90 | raise Exception(f"chips mismatch. expected: {expected}, actual: {chip_counter}") |
91 | Exception: chips mismatch. expected: 4, actual: 0 |
92 | (piaxe-miner-master) mw@linux-kwm1:/dev/shm/piaxe-miner-master |
Hast Du noch eine Idee. Eventuell ist ja doch noch was auf dem PCB wie es nicht sein soll. LG Markus Ein erneuter Versuch mit dem BM1366 Debug Flag in der config.yml
1 | >./start_mainnet_publicpool.sh |
2 | 2024-04-19 10:23:08,389 - DEBUG - -> 0b10011a0706080110641864 |
3 | 2024-04-19 10:23:08,390 - DEBUG - rx len: b'\x00' |
4 | 2024-04-19 10:23:13,391 - INFO - Initializing BM1366 |
5 | 2024-04-19 10:23:13,391 - DEBUG - -> 0b080110031a050430783030 |
6 | 2024-04-19 10:23:13,392 - DEBUG - rx len: b'\x02' |
7 | 2024-04-19 10:23:13,392 - DEBUG - <- 0801 |
8 | 2024-04-19 10:23:18,893 - DEBUG - -> 0b080210031a050430783030 |
9 | 2024-04-19 10:23:18,895 - DEBUG - rx len: b'\x02' |
10 | 2024-04-19 10:23:18,895 - DEBUG - <- 0802 |
11 | 2024-04-19 10:23:24,396 - DEBUG - -> 55aa510900a49000ffff1c |
12 | 2024-04-19 10:23:24,397 - DEBUG - -> 55aa510900a49000ffff1c |
13 | 2024-04-19 10:23:24,399 - DEBUG - -> 55aa510900a49000ffff1c |
14 | 2024-04-19 10:23:24,402 - DEBUG - -> 55aa520500000a |
15 | 2024-04-19 10:23:24,413 - DEBUG - serial_rx: 11 |
16 | 2024-04-19 10:23:24,414 - DEBUG - <- aa55660000051300000055 |
17 | 2024-04-19 10:23:25,415 - DEBUG - -> 55aa5305000003 |
18 | 2024-04-19 10:23:25,416 - ERROR - Uncaught exception |
19 | Traceback (most recent call last): |
20 | File "/dev/shm/piaxe-miner-master/./pyminer.py", line 566, in <module> |
21 | piaxeMiner.init() |
22 | File "/dev/shm/piaxe-miner-master/piaxe/miner.py", line 590, in init |
23 | chip_counter = bm1366.init(self.hardware.get_asic_frequency(), self.hardware.get_chip_count(), chips_enabled) |
24 | ^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^
|
25 | File "/dev/shm/piaxe-miner-master/piaxe/bm1366.py", line 310, in init |
26 | return send_init(frequency, expected, chips_enabled) |
27 | ^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^
|
28 | File "/dev/shm/piaxe-miner-master/piaxe/bm1366.py", line 257, in send_init |
29 | raise Exception(f"chips mismatch. expected: {expected}, actual: {chip_counter}") |
30 | Exception: chips mismatch. expected: 4, actual: 0 |
:
Bearbeitet durch User
Markus W. schrieb: > 2024-04-19 10:23:24,414 - DEBUG - <- aa55660000051300000055 Die firmware die du geflasht hast, sollte funktionieren. Ich frag mich gerade, was es für Gründe geben könnte, dass was über serial "verschluckt" wird. Kannst du mal die temp-sensoren in der firmware tot legen? Das wäre quasi: https://github.com/shufps/qaxe/blob/main/firmware/fw-L151C8/src/bin/qaxe.rs#L583 Kannst du da die for-schleife löschen / auskommentieren und es nochmal versuchen? Die Temp-Sensoren arbeiten "blocking", evtl stimmt mit ihnen etwas nicht ...
Hallo Thomas, danke - werde ich machen und mich dann wieder melden.
1 | for i in 0..2 { |
2 | continue; |
Einfach gleich wieder raus zu gehen reicht doch auch? LG Markus
1 | #[embassy_executor::task]
|
2 | async fn temp_manager(mut i2c: I2c<'static, I2C2>) { |
3 | loop { |
4 | Timer::after_millis(5000).await; |
5 | |
6 | // for i in 0..2 {
|
7 | // let mut data = [0u8; 2];
|
8 | // if let Err(e) = i2c.blocking_read(0x48 + i, &mut data) {
|
9 | // error!("i2c error: {:?}", e);
|
10 | // continue;
|
11 | // }
|
12 | //
|
13 | // let mut temp_data = ((data[0] as u16) << 4) | ((data[1] as u16) >> 4);
|
14 | //
|
15 | // if temp_data > 2047 {
|
16 | // temp_data -= 4096
|
17 | // }
|
18 | //
|
19 | // info!("read temp{}: {}", i + 1, temp_data);
|
20 | //
|
21 | // if i == 0 {
|
22 | // let mut temp1 = TEMP1.lock().await;
|
23 | // *temp1 = temp_data;
|
24 | // } else {
|
25 | // let mut temp2 = TEMP2.lock().await;
|
26 | // *temp2 = temp_data;
|
27 | // }
|
28 | // }
|
29 | |
30 | }
|
31 | }
|
32 | |
33 | |
34 | |
35 | >cargo objcopy --release --bin qaxe -- -O binary qaxe-fw-L151C8-notmps.bin |
36 | Compiling embassy-stm32l1-examples v0.1.0 (/dev/shm/qaxe/firmware/fw-L151C8) |
37 | Finished release [optimized + debuginfo] target(s) in 1.24s |
38 | warning: unused variable: `i2c` |
39 | --> src/bin/qaxe.rs:579:27 |
40 | |
|
41 | 579 | async fn temp_manager(mut i2c: I2c<'static, I2C2>) { |
42 | | ^^^ help: if this is intentional, prefix it with an underscore: `_i2c` |
43 | |
|
44 | = note: `#[warn(unused_variables)]` on by default |
45 | |
46 | warning: variable does not need to be mutable |
47 | --> src/bin/qaxe.rs:579:23 |
48 | |
|
49 | 579 | async fn temp_manager(mut i2c: I2c<'static, I2C2>) { |
50 | | ----^^^ |
51 | | | |
52 | | help: remove this `mut` |
53 | |
|
54 | = note: `#[warn(unused_mut)]` on by default |
55 | |
56 | warning: 2 warnings emitted |
57 | |
58 | >st-flash --connect-under-reset write /dev/shm/qaxe/firmware/fw-L151C8/qaxe-fw-L151C8-notmps.bin 0x8000000 |
59 | st-flash 1.8.0-13-g40ee5f4 |
60 | 2024-04-19T11:30:23 WARN common.c: NRST is not connected |
61 | 2024-04-19T11:30:23 ERROR common.c: Soft reset failed: timeout |
62 | 2024-04-19T11:30:23 INFO common.c: STM32L1xx_Cat_2: 32 KiB SRAM, 64 KiB flash in at least 256 byte pages. |
63 | file /dev/shm/qaxe/firmware/fw-L151C8/qaxe-fw-L151C8-notmps.bin md5 checksum: 9ed16821d6a79af24b5aa5bd2bdd9758, stlink checksum: 0x005fad49 |
64 | 2024-04-19T11:30:23 INFO common_flash.c: Attempting to write 60264 (0xeb68) bytes to stm32 address: 134217728 (0x8000000) |
65 | -> Flash page at 0x8000000 erased (size: 0x100) |
66 | -> Flash page at 0x8000100 erased (size: 0x100) |
67 | ...
|
68 | -> Flash page at 0x800ea00 erased (size: 0x100) |
69 | -> Flash page at 0x800eb00 erased (size: 0x100) |
70 | |
71 | 2024-04-19T11:30:25 INFO flash_loader.c: Starting Flash write for L0 |
72 | 2024-04-19T11:30:25 INFO flash_loader.c: Successfully loaded flash loader in sram |
73 | 2024-04-19T11:30:25 INFO flash_loader.c: Clear DFSR |
74 | 1/470 halfpages written |
75 | 2/470 halfpages written |
76 | ...
|
77 | 469/470 halfpages written |
78 | 470/470 halfpages written |
79 | |
80 | 2024-04-19T11:30:34 INFO common_flash.c: Starting verification of write complete |
81 | 2024-04-19T11:30:35 INFO common_flash.c: Flash written and verified! jolly good! |
82 | |
83 | (piaxe-miner-master) mw@linux-kwm1:/dev/shm/piaxe-miner-master |
84 | >./start_mainnet_publicpool.sh |
85 | 2024-04-19 11:31:31,032 - DEBUG - -> 0b10011a0706080110641864 |
86 | 2024-04-19 11:31:31,033 - DEBUG - rx len: b'\x00' |
87 | 2024-04-19 11:31:36,033 - INFO - Initializing BM1366 |
88 | 2024-04-19 11:31:36,034 - DEBUG - -> 0b080110031a050430783030 |
89 | 2024-04-19 11:31:36,035 - DEBUG - rx len: b'\x02' |
90 | 2024-04-19 11:31:36,035 - DEBUG - <- 0801 |
91 | 2024-04-19 11:31:41,536 - DEBUG - -> 0b080210031a050430783030 |
92 | 2024-04-19 11:31:41,537 - DEBUG - rx len: b'\x02' |
93 | 2024-04-19 11:31:41,537 - DEBUG - <- 0802 |
94 | 2024-04-19 11:31:47,038 - DEBUG - -> 55aa510900a49000ffff1c |
95 | 2024-04-19 11:31:47,039 - DEBUG - -> 55aa510900a49000ffff1c |
96 | 2024-04-19 11:31:47,041 - DEBUG - -> 55aa510900a49000ffff1c |
97 | 2024-04-19 11:31:47,044 - DEBUG - -> 55aa520500000a |
98 | 2024-04-19 11:31:47,055 - DEBUG - serial_rx: 11 |
99 | 2024-04-19 11:31:47,055 - DEBUG - <- aa55660000051300000055 |
100 | 2024-04-19 11:31:48,057 - DEBUG - -> 55aa5305000003 |
101 | 2024-04-19 11:31:48,058 - ERROR - Uncaught exception |
102 | Traceback (most recent call last): |
103 | File "/dev/shm/piaxe-miner-master/./pyminer.py", line 566, in <module> |
104 | piaxeMiner.init() |
105 | File "/dev/shm/piaxe-miner-master/piaxe/miner.py", line 590, in init |
106 | chip_counter = bm1366.init(self.hardware.get_asic_frequency(), self.hardware.get_chip_count(), chips_enabled) |
107 | ^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^
|
108 | File "/dev/shm/piaxe-miner-master/piaxe/bm1366.py", line 310, in init |
109 | return send_init(frequency, expected, chips_enabled) |
110 | ^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^
|
111 | File "/dev/shm/piaxe-miner-master/piaxe/bm1366.py", line 257, in send_init |
112 | raise Exception(f"chips mismatch. expected: {expected}, actual: {chip_counter}") |
113 | Exception: chips mismatch. expected: 4, actual: 0 |
Hat leider noch nicht geholfen.
:
Bearbeitet durch User
Ich versuche mal die Signale auf den u.g. Leitungen via DSO beim generell und beim Starten des Miner-Skripts abzufragen. BM1366 CLKD PIN 21, CLKI PIN 8 CLK U8 PIN3 25MHz U29/38 TXU0101 PIN4 U38 RXD PIN3 U29 TXD (Vom MC) PIN3 RO PIN4 CI (Zum ASIC) RO PIN7 ASIC CI PIN9 ASIC
Markus W. schrieb: > 2024-04-19 11:31:47,055 - DEBUG - <- aa55660000051300000055 ja weißt du, was seltsam ist ... ein Freund hat gerade exakt das gleiche Problem ... Es wird also aktiv daran gearbeitet, das Problem zu lösen 🙈
Hilfe ist nah - evtl hängt es mit dem dfu-util zusammen. Ich konnte es jetzt gerade auf meinem 0xAxe reproduzieren.
Also es scheint so, dass das Binary das bei "cargo objdump" herauskommt, seltsame Sachen macht. Wenn ich per SWD die Firmware installiere, das Binary mit dfu-util herunter und das selbe wieder hoch lade funktioniert es. Aber das Binary von objdump geht nicht ... ich untersuche das noch weiter.
Danke für Deine Mühe. Wie hast Du denn Deine QAXE in Betrieb genommen? Gibt es noch eine andere Variante das FW Binary zu erzeugen? LG Markus PS.: Hast Du einen kleinen FW-Code, mit dem man die Kommunikation zu den ASICs testen kann? Dann könnte ich am Montag die restlichen QAXE testen, ob sie richtig bestückt sind.
:
Bearbeitet durch User
Markus W. schrieb: > Wie hast Du denn Deine QAXE in Betrieb genommen? per SWD. > Gibt es noch eine andere Variante das FW Binary zu erzeugen? Jap, da scheint das richtige Binary rauszukommen:
1 | # erst elf-file builden |
2 | ./build.sh |
3 | |
4 | # dann nach binary |
5 | arm-none-eabi-objcopy -O binary -S ./target/thumbv7m-none-eabi/release/qaxe qaxe.bin |
Und das geht dann ganz sicher auch mit dfu-util! Ich weiß nicht, was cargo objcopy macht, aber es scheint es wohl nicht nur zu dumpen sondern anders zu kompilieren.
:
Bearbeitet durch User
Ab morgen hat der Miner nur noch die halbe Leistung.
Ah ich hab es herausgefunden ...
1 | DEFMT_LOG=info cargo objcopy --release -- -O binary qaxe.bin |
und alles funktioniert. Über .cargo/config.toml in der [env] Sektion ist default "trace" eingestellt und das schmeckt der firmware wohl überhaupt nicht.
:
Bearbeitet durch User
@ueberregulator Wenn du falschliegst erst am Sonntag. Aber die Leistung bleibt gleich. Es wird nur der bitcoin reward halbiert. Grüße
:
Bearbeitet durch User
Erst am Sonntag wäre sehr unwahrscheinlich, jetzt sind es noch 24 Blöcke, also sollte das Halving in grob 4 Stunden sein.
;-))))))))))))))))))))
2024-04-19 22:46:28,253 - INFO - 4 chips were found!
2024-04-19 22:46:28,253 - INFO - Setting job ASIC mask to 511
2024-04-19 22:46:28,253 - DEBUG - -> 55aa51090014000080ff04
2024-04-19 22:46:28,254 - DEBUG - -> 0b080310021a050430783030
2024-04-19 22:46:28,255 - DEBUG - rx len: b'\r'
2024-04-19 22:46:28,255 - INFO - receiving thread started ...
Details im angehängtem Log.
Verstehe noch nicht alles, bin aber wohl Dank Mampf einen Schritt
weiter und wohl möglich auch am Ziel.
LG+Besten Dank!
Markus
Noch ein Nachtrag,
Komme zum Miningpool noch nicht hin - Muss der Port 3333 in dem
Router freigeschaltet werden, oder habe ich eine Problem beim
Rückkanal?
2024-04-19 23:17:21,290 - INFO - Starting server on solo.ckpool.org:3333
2024-04-19 23:17:21,519 - ERROR - Exception in RPC thread: tcp
connection closed ...
2024-04-19 23:17:21,519 - ERROR - error flag set ... ending
handle_incoming_rpc thread
2024-04-19 23:17:22,184 - INFO - temperature and voltage: {'temp':
[29.75, 67.375, 0, 0], 'voltage': [0, 0, 0, 0]}
2024-04-19 23:17:23,165 - INFO - no job ...
Habe auch bei einem weiteren Pool die connection Errors.
2024-04-19 23:41:12,243 - INFO - Starting server on
sha256.auto.nicehash.com:9200
2024-04-19 23:41:12,258 - DEBUG - send successful
2024-04-19 23:41:12,258 - DEBUG - JSON-RPC Server < {"id": 1, "method":
"mining.suggest_difficulty", "params": [2048]}
2024-04-19 23:41:12,259 - DEBUG - send successful
2024-04-19 23:41:12,259 - DEBUG - JSON-RPC Server < {"id": 2, "method":
"mining.subscribe", "params": ["QAxe/0.1"]}
2024-04-19 23:41:12,259 - DEBUG - waiting for error
2024-04-19 23:41:12,287 - ERROR - Exception in RPC thread: tcp
connection closed ...
2024-04-19 23:41:12,287 - ERROR - error flag set ... ending
handle_incoming_rpc thread
2024-04-19 23:41:12,288 - DEBUG - error received
2024-04-19 23:41:12,288 - DEBUG - joining rpc_thread
2024-04-19 23:41:12,288 - DEBUG - joining done
:
Bearbeitet durch User
Markus W. schrieb: > 2024-04-19 23:17:21,290 - INFO - Starting server on solo.ckpool.org:3333 Das sind zwei Sachen, zum einen die "solo-mining-verifikation", die reingrätscht, weil ckpool 2% abzweigt und zum anderen kennt ckpool das "suggest_difficulty" nicht. Kannst du zB public-pool benutzen oder die solo-verifikation in der config.yml abschalten und "suggest_difficulty" in der config auskommentieren. Ich würde Public-Pool empfehlen ... Also:
1 | verify_solo: false |
2 | #suggest_difficulty: 2048 |
:
Bearbeitet durch User
Danke werde es versuchen. LG Markus PS.: Kannst Du mir bitte via Mail oder PN eine Einladung zu Deinem Telegramm Kanal schicken - Danke!
:
Bearbeitet durch User
Hallo Mampf, beim solo.ckpool.org bekomme ich noch keinen Durchbruch. Meine piaxe kann ich sehen aber nicht den qaxe. Siehe auch Anhang.
1 | 2024-04-20 13:03:38,794 - DEBUG - work received 48 |
2 | 2024-04-20 13:03:38,794 - DEBUG - header: 00c0c921040ea97d8faa227247ba730e0ddc159cc5bbc5549828010000000000000000008300a59ef5c5e29f03c5d0546e427bf6bf6ac0f3b506a306b8ff5c726a5234b9ffa02366194203175602f317 |
3 | 2024-04-20 13:03:38,795 - DEBUG - network-target: 0000000000000000000342190000000000000000000000000000000000000000 (78) |
4 | 2024-04-20 13:03:38,795 - DEBUG - pool-target: 0000000000068db22d0e56040000000000000000000000000000000000000000 (45) |
5 | 2024-04-20 13:03:38,795 - DEBUG - found hash: 0000000000029fc15341355b99c908255031a4a4a2228f0c66da692ce6bb0770 (46) |
6 | 2024-04-20 13:03:38,795 - DEBUG - mask_nonce: 0001 0111 1111 0011 0000 0010 0101 0110 (17f30256) |
7 | 2024-04-20 13:03:38,795 - DEBUG - mask_version: 0000 1001 1100 0001 1100 0000 0000 0000 (09c1c000) |
8 | 2024-04-20 13:03:38,795 - DEBUG - result from asic 0 |
9 | 2024-04-20 13:03:38,795 - DEBUG - hash rate: 71.582788 GH/s |
10 | 2024-04-20 13:03:38,796 - INFO - valid result |
11 | 2024-04-20 13:03:38,796 - ERROR - send failed: [Errno 9] Bad file descriptor |
12 | 2024-04-20 13:03:38,797 - DEBUG - JSON-RPC Server < {"id": 3, "method": "mining.submit", "params": [null, "64851638000e8678", "000000005ee429ee", "6623a0ff", "17f30256", "01c9c000"]} |
13 | 2024-04-20 13:03:39,086 - DEBUG - -> 0b083610021a050430783030 |
LG Markus
Markus W. schrieb: > 2024-04-20 13:03:38,796 - ERROR - send failed: [Errno 9] Bad file > descriptor Ööööööh ... hmm ... Was ist denn das für ein seltsamer Fehler ... 🤔 Versuch es bitte mal mit public pool:
1 | python3 ./pyminer.py -o stratum+tcp://public-pool.io:21496 -d -P -u YOURBTCADDRESS.qaxe -p x -l mainnet.log |
Aber aktivier das "suggest_difficulty" wieder dann, weil der fängt dann mit 10000000 oder so an, was totaler Blödsinn ist, imho.
:
Bearbeitet durch User
Hallo Mampf, beim publoc-pool bekomme ich nach einer weile Shutdowns wegen Temperatur-Überschreitung, obwohl die Temp. auf dem PCB und dem Kühlerblech kaum wahrnehmbar ist.
1 | 2024-04-20 13:42:43,045 - INFO - Setting Frequency to 468.75MHz (468.75) |
2 | 2024-04-20 13:42:43,146 - INFO - Setting Frequency to 475.00MHz (475.00) |
3 | 2024-04-20 13:42:43,246 - INFO - 4 chips were found! |
4 | 2024-04-20 13:42:43,246 - INFO - Setting job ASIC mask to 511 |
5 | 2024-04-20 13:42:43,247 - INFO - receiving thread started ... |
6 | 2024-04-20 13:42:43,247 - INFO - job thread started ... |
7 | 2024-04-20 13:42:43,248 - INFO - temperature and voltage: {'temp': [23.5, 36.1875, 0, 0], 'voltage': [0, 0, 0, 0]} |
8 | 2024-04-20 13:42:43,248 - INFO - uptime counter thread started ... |
9 | 2024-04-20 13:42:43,248 - INFO - LED thread started ... |
10 | 2024-04-20 13:42:43,248 - INFO - Starting server on public-pool.io:21496 |
11 | 2024-04-20 13:42:43,699 - INFO - Setting job ASIC mask to 524287 |
12 | 2024-04-20 13:42:43,844 - INFO - starting new job 1971a13 |
13 | 2024-04-20 13:42:44,748 - INFO - temperature and voltage: {'temp': [24.4375, 40.25, 0, 0], 'voltage': [0, 0, 0, 0]} |
14 | 2024-04-20 13:42:46,249 - INFO - temperature and voltage: {'temp': [24.4375, 40.25, 0, 0], 'voltage': [0, 0, 0, 0]} |
15 | 2024-04-20 13:42:47,750 - INFO - temperature and voltage: {'temp': [24.4375, 40.25, 0, 0], 'voltage': [0, 0, 0, 0]} |
16 | 2024-04-20 13:42:49,251 - INFO - temperature and voltage: {'temp': [25.8125, 46.6875, 0, 0], 'voltage': [0, 0, 0, 0]} |
17 | 2024-04-20 13:42:50,751 - INFO - temperature and voltage: {'temp': [25.8125, 46.6875, 0, 0], 'voltage': [0, 0, 0, 0]} |
18 | 2024-04-20 13:42:52,253 - INFO - temperature and voltage: {'temp': [25.8125, 46.6875, 0, 0], 'voltage': [0, 0, 0, 0]} |
19 | 2024-04-20 13:42:53,753 - INFO - temperature and voltage: {'temp': [26.875, 52.5, 0, 0], 'voltage': [0, 0, 0, 0]} |
20 | 2024-04-20 13:42:55,254 - INFO - temperature and voltage: {'temp': [26.875, 52.5, 0, 0], 'voltage': [0, 0, 0, 0]} |
21 | 2024-04-20 13:42:56,755 - INFO - temperature and voltage: {'temp': [26.875, 52.5, 0, 0], 'voltage': [0, 0, 0, 0]} |
22 | 2024-04-20 13:42:58,255 - INFO - temperature and voltage: {'temp': [26.875, 52.5, 0, 0], 'voltage': [0, 0, 0, 0]} |
23 | 2024-04-20 13:42:59,756 - INFO - temperature and voltage: {'temp': [27.625, 54.9375, 0, 0], 'voltage': [0, 0, 0, 0]} |
24 | 2024-04-20 13:43:01,257 - INFO - temperature and voltage: {'temp': [27.625, 54.9375, 0, 0], 'voltage': [0, 0, 0, 0]} |
25 | 2024-04-20 13:43:02,758 - INFO - temperature and voltage: {'temp': [27.625, 54.9375, 0, 0], 'voltage': [0, 0, 0, 0]} |
26 | 2024-04-20 13:43:04,258 - INFO - temperature and voltage: {'temp': [28.25, 56.1875, 0, 0], 'voltage': [0, 0, 0, 0]} |
27 | 2024-04-20 13:43:05,759 - INFO - temperature and voltage: {'temp': [28.25, 56.1875, 0, 0], 'voltage': [0, 0, 0, 0]} |
28 | 2024-04-20 13:43:07,260 - INFO - temperature and voltage: {'temp': [28.25, 56.1875, 0, 0], 'voltage': [0, 0, 0, 0]} |
29 | 2024-04-20 13:43:08,760 - INFO - temperature and voltage: {'temp': [28.6875, 58.3125, 0, 0], 'voltage': [0, 0, 0, 0]} |
30 | 2024-04-20 13:43:10,261 - INFO - temperature and voltage: {'temp': [28.6875, 58.3125, 0, 0], 'voltage': [0, 0, 0, 0]} |
31 | 2024-04-20 13:43:11,762 - INFO - temperature and voltage: {'temp': [28.6875, 58.3125, 0, 0], 'voltage': [0, 0, 0, 0]} |
32 | 2024-04-20 13:43:13,263 - INFO - temperature and voltage: {'temp': [28.6875, 58.3125, 0, 0], 'voltage': [0, 0, 0, 0]} |
33 | 2024-04-20 13:43:14,764 - INFO - temperature and voltage: {'temp': [29.125, 60.5, 0, 0], 'voltage': [0, 0, 0, 0]} |
34 | 2024-04-20 13:43:16,264 - INFO - temperature and voltage: {'temp': [29.125, 60.5, 0, 0], 'voltage': [0, 0, 0, 0]} |
35 | 2024-04-20 13:43:17,765 - INFO - temperature and voltage: {'temp': [29.125, 60.5, 0, 0], 'voltage': [0, 0, 0, 0]} |
36 | 2024-04-20 13:43:19,266 - INFO - temperature and voltage: {'temp': [29.4375, 62.625, 0, 0], 'voltage': [0, 0, 0, 0]} |
37 | 2024-04-20 13:43:20,766 - INFO - temperature and voltage: {'temp': [29.4375, 62.625, 0, 0], 'voltage': [0, 0, 0, 0]} |
38 | 2024-04-20 13:43:22,267 - INFO - temperature and voltage: {'temp': [29.4375, 62.625, 0, 0], 'voltage': [0, 0, 0, 0]} |
39 | 2024-04-20 13:43:23,768 - INFO - temperature and voltage: {'temp': [29.6875, 64.3125, 0, 0], 'voltage': [0, 0, 0, 0]} |
40 | 2024-04-20 13:43:25,269 - INFO - temperature and voltage: {'temp': [29.6875, 64.3125, 0, 0], 'voltage': [0, 0, 0, 0]} |
41 | 2024-04-20 13:43:26,770 - INFO - temperature and voltage: {'temp': [29.6875, 64.3125, 0, 0], 'voltage': [0, 0, 0, 0]} |
42 | 2024-04-20 13:43:28,270 - INFO - temperature and voltage: {'temp': [29.6875, 64.3125, 0, 0], 'voltage': [0, 0, 0, 0]} |
43 | 2024-04-20 13:43:29,771 - INFO - temperature and voltage: {'temp': [30.0, 65.625, 0, 0], 'voltage': [0, 0, 0, 0]} |
44 | 2024-04-20 13:43:31,272 - INFO - temperature and voltage: {'temp': [30.0, 65.625, 0, 0], 'voltage': [0, 0, 0, 0]} |
45 | 2024-04-20 13:43:32,772 - INFO - temperature and voltage: {'temp': [30.0, 65.625, 0, 0], 'voltage': [0, 0, 0, 0]} |
46 | 2024-04-20 13:43:34,273 - INFO - temperature and voltage: {'temp': [30.25, 66.6875, 0, 0], 'voltage': [0, 0, 0, 0]} |
47 | 2024-04-20 13:43:35,775 - INFO - temperature and voltage: {'temp': [30.25, 66.6875, 0, 0], 'voltage': [0, 0, 0, 0]} |
48 | 2024-04-20 13:43:37,275 - INFO - temperature and voltage: {'temp': [30.25, 66.6875, 0, 0], 'voltage': [0, 0, 0, 0]} |
49 | 2024-04-20 13:43:38,776 - INFO - temperature and voltage: {'temp': [30.4375, 67.75, 0, 0], 'voltage': [0, 0, 0, 0]} |
50 | 2024-04-20 13:43:40,277 - INFO - temperature and voltage: {'temp': [30.4375, 67.75, 0, 0], 'voltage': [0, 0, 0, 0]} |
51 | 2024-04-20 13:43:40,394 - INFO - starting new job 1971a2c |
52 | 2024-04-20 13:43:41,777 - INFO - temperature and voltage: {'temp': [30.4375, 67.75, 0, 0], 'voltage': [0, 0, 0, 0]} |
53 | 2024-04-20 13:43:43,278 - INFO - temperature and voltage: {'temp': [30.4375, 67.75, 0, 0], 'voltage': [0, 0, 0, 0]} |
54 | 2024-04-20 13:43:44,779 - INFO - temperature and voltage: {'temp': [30.625, 68.9375, 0, 0], 'voltage': [0, 0, 0, 0]} |
55 | 2024-04-20 13:43:46,279 - INFO - temperature and voltage: {'temp': [30.625, 68.9375, 0, 0], 'voltage': [0, 0, 0, 0]} |
56 | 2024-04-20 13:43:47,780 - INFO - temperature and voltage: {'temp': [30.625, 68.9375, 0, 0], 'voltage': [0, 0, 0, 0]} |
57 | 2024-04-20 13:43:49,281 - INFO - temperature and voltage: {'temp': [30.75, 70.125, 0, 0], 'voltage': [0, 0, 0, 0]} |
58 | 2024-04-20 13:43:49,281 - ERROR - too hot, shutting down ... |
59 | 2024-04-20 13:43:49,281 - INFO - shutdown miner ... |
Trotz verschiedener Abstands-Plätchen, um den Kontakt zum ASIC und KK zu verbessern, komme ich selbst mit nur 275MHz Takt an die 70°C, bei denen die FW/SW QAXE abschaltet. Eventuell habe ich noch zu hohe Spannungen an den ASICs? Markus
Markus W. schrieb: > 2024-04-20 13:43:49,281 - INFO - temperature and voltage: {'temp': > [30.75, 70.125, 0, 0], 'voltage': [0, 0, 0, 0]} Ah das ist der zweite Temperatur-Sensor auf der Unterseite des Boards unter dem Buck-Converter. Versuch mal einen kleinen Kühlkörper auf die 4 MOSFETs zu pappen 🙈
Ei-ei, und ich such mir den Wolf bei den ASICs. Werde gleich einen KK draufkleben. Gut auch der Hinweis mit dem -l Parameter fürs Logging, da brauche ich mich nicht mit tee und Co (2>&1) abkämpfen. Danke für die sachdienlichen Hinweise ;-) Langsam nimmt es Gestalt an und man lernt einiges dazu. LG Markus Ich lenke den Hauptlüfter-Luftstrom mittels einer 45° Klappe auf den Versorgungsteil der PCB. jetzt ist die Temp im grünen Bereich - Danke!
:
Bearbeitet durch User
Angehängte Dateien:
Na endlich, nun hat das QAXE-Mining angefangen. @Mampf Danke für Deine Hilfe und Geduld. Stromaufnahme wie bei Dir 4A bei 12V. Jetzt mache ich das 12V NT und den SBC (Radxa X2L) für's Mining fertig. Die o.g. Versuche waren jetzt am NB und via 12V Akku um potentialfrei zu sein. Ich dachte schon ich müsste HW Fehler suchen und den Logikanalyzer zur Hilfe nehmen. Bileb mit aber erspart ;-) Markus
Markus W. schrieb: > Stromaufnahme wie bei Dir 4A bei 12V. > > Jetzt mache ich das 12V NT und den SBC > (Radxa X2L) für's Mining fertig. Sehr gut, freut mich, dass es klappt 🥳
Hallo Mampf, hast Du eine Ahnung, wo ich im Code vom Miner oder der FW drehen müsste um den solo.ckpool.org zum Laufen zu bringen? Bei meinen beiden Bitaxe läuft die Kommunikation mit diesem Pool immer zuverlässig. LG Markus
Angehängte Dateien:
Wie sind die 8TH/s beim QAXE zu erklären? Public-Pool Dashboard Problem? Markus
Markus W. schrieb: > hast Du eine Ahnung, wo ich im Code vom Miner oder der FW > drehen müsste um den solo.ckpool.org zum Laufen zu bringen? > Bei meinen beiden Bitaxe läuft die Kommunikation mit diesem > Pool immer zuverlässig. Ja das kuriose ist, dass einige Leute ckpool benutzen und eigentlich sollte es gehen (wenn man suggest_difficulty deaktiviert). Ist das erste mal, dass es mit ckpool nicht gehen soll 🤔 Markus W. schrieb: > Wie sind die 8TH/s beim QAXE zu erklären? > Public-Pool Dashboard Problem? Jo, es kann natürlich zufällig passieren, dass man viele Hashes in sehr kurzer Zeit findet, aber ich würde eher davon ausgehen, dass Public-Pool einen Schluckauf hatte.
Angehängte Dateien:
-
PXL_20240406_1059227972.jpg
230 KB -
PXL_20240417_1705437962.png
4,6 MB
Hast du eigentlich schon den neuen 0xAxe gesehen? 😅
Beitrag #7649686 wurde vom Autor gelöscht.
Ja hatte es schon im Discord Forum bewundert und mir auch durch gerechnet, was die ASIC's so kosten würden. Ob es ein 10ner-Rabatt gibt? Muss erst meine vier QAXE beenden. Da sind ja auch 16 ASIC's verbaut. Markus
:
Bearbeitet durch User
Angehängte Dateien:
-
qaxe_in_action_at_radxa_x2l.jpg
410 KB -
qaxe-public-pool-view.jpg
52 KB -
qaxe-at-pp.jpg
20 KB
So mein Radxa X2L hat jetzt auch den python miner drauf und läuft mit dem qaxe soweit stabil. Als NT habe ich ein Meanwell 12V/12.5A (LRS-150) von Pollin, mit dem ich zwei qaxe betreiben werde also mit 8A Last. Im web.public-pool.io werden z.Z. acht QAXE angezeigt mit einer gemeinsamen HR von knapp 13TH gelistet. Demnächst sollten noch mindestens drei dazu kommen. @Mampf Danke nochmals für die Hilfe und das Projekt. Werde die Entwicklung vom 0xaxe im Forum verfolgen. LG Markus
@Mampf, Dein kreativer Projekt-Ausstoß ist ja echt bemerkenswert und bewundernswert. Piaxe, Qaxe und jetzt 0xaxe. Und Deine programmierbare Load hier im Forum auch nicht ohne. Hut ab vor Deinem Können. https://github.com/shufps/0xaxe LG Markus
@Mampf, hast Du oder sonst jemand aus dem Forum eine Empfehlung, wo man sich in Bezug auf STM32 und Rust enlesen kann, um z.B. sowas 0xaxe/firmware/fw-L072KZ/src/bin/qaxe.rs zu prgrammieren? LG+Danke! Markus
Markus W. schrieb: > Piaxe, Qaxe und jetzt 0xaxe. > Und Deine programmierbare Load hier im Forum > auch nicht ohne. Nach jedem Projekt denke ich mir, das war jetzt das letzte ... aber glaub noch größer als den 0xAxe mach ich dann nicht mehr 😂 > Hut ab vor Deinem Können. Vielen Dank 🤗 Ich glaub das Hauptproblem ist, etwas fertig zu machen, was man angefangen hat, glaub daran scheitern viele 🙈
Markus W. schrieb: > hast Du oder sonst jemand aus dem Forum eine Empfehlung, > wo man sich in Bezug auf STM32 und Rust enlesen kann, > um z.B. sowas 0xaxe/firmware/fw-L072KZ/src/bin/qaxe.rs > zu prgrammieren? Hmm ja, da gibt es eigentlich nur das github Repository von embassy-rs: https://github.com/embassy-rs/embassy Da gibts für verschiedene Microcontroller Familien auch Examples: https://github.com/embassy-rs/embassy/tree/main/examples Hab da selbst auch ein paar Examples beigesteuert, weil ich Support für den ADC der L0 Familie selbst hinzufügen musste. Und noch irgendwas mit dem L151, ich glaube da musste ich noch Code beitragen, damit der interne USB Pullup auch funktioniert.
PS. ADC - Da ist mir aufgefallen, das die Spannungswerte 0V sind. Kann die Platine vom QAXE keine Spannungen messen, oder liegt es an dem Python Miner?
1 | INFO - temperature and voltage: {'temp': [33.5625, 69.4375, 0, 0], 'voltage': [0, 0, 0, 0]} |
Markus Danke für die Links zu der MC Programmierung in Rust. Der Link zur Embassy für MC's https://embassy.dev/ und https://embassy.dev/book/dev/getting_started.html
:
Bearbeitet durch User
Markus W. schrieb: > PS. ADC - Da ist mir aufgefallen, das die Spannungswerte 0V sind. > Kann die Platine vom QAXE keine Spannungen messen, oder liegt es an > dem Python Miner? Ja genau, der QAxe hat keine Spannungsmessung. Das wurde erst mit den 4 Voltage-Domains auf dem 0xAxe interessant. Hmm, vlt sollte ich das irgendwie anders machen, damit man durch die 0-Werte nicht verunsichert wird 🤔
Verunsichert hat es mich nicht. Dachte schon sowas, da ja nur Temp.-Sensoren verbaut sind. War mir nicht klar, ob der MC eventuell via ADC was messen kann. Da der Miner universell ist, kannst Du das aus meiner Sicht so lassen oder eventuell in der config.yml ein disable dafür vorsehen, wenn Dir der Aufwand nicht zu groß ist. Markus
:
Bearbeitet durch User
Wie ist eigentlich so eine Meldung zu interpretieren. Spiele mich gerade mit unterschiedlichen Mining Pools. Muss man sich eventuell bei manche anmelden und die offentliche BTC Adr. registrieren, damit sie in der Miner API während des Verbindens erkannt und akzeptiert wird?
1 | 2024-04-21 12:27:30,268 - ERROR - Exception in RPC thread: script pubkey of our address not found |
2 | 2024-04-21 12:27:30,268 - ERROR - error flag set ... ending handle_incoming_rpc thread |
3 | 2024-04-21 12:27:30,268 - DEBUG - error received |
4 | 2024-04-21 12:27:30,269 - DEBUG - joining rpc_thread |
5 | 2024-04-21 12:27:30,269 - DEBUG - joining done |
Markus
und? schon langsam mal'n BTC gefunden?
@DesIntegrator, man findet keine BTC's, es sei den man durchsucht alte Festplatten nach BTC Waltets. Man such nach passenden Hashes zu den neuen anzuhängenden Blöcken. LG Markus
Markus W. schrieb: > 2024-04-21 12:27:30,268 - ERROR - Exception in RPC thread: script pubkey > of our address not found D.h. dass du nicht für dich selbst sondern für einen Pool minest, der dich dann "auszahlt". Deine Adresse kommt quasi in der Coinbase Transaktion nicht vor. In diesem Fall musst du "verify_solo" ausschalten.
@Mampf, ok und danke! Werde es so versuchen. PS.: ist Dein 0xaxe Repo schon soweit, dass man es Platinenmäßig einsetzen kann, oder gibt es noch nachträgliche Mods, die noch ausstehen?
:
Bearbeitet durch User
> PS.: ist Dein 0xaxe Repo schon soweit, dass man es Platinenmäßig > einsetzen kann, oder gibt es noch nachträgliche Mods, die noch > ausstehen? Der aktuelle Stand sollte problemlos funktionieren. Gerade wird noch gebastelt, um die teuren ADUM digital isolators durch günstigere OP Amps zu ersetzen, aber das ist schon eher "massieren". Kannst loslegen :) Werd im Repo dann noch Inbetriebnahme Tips einpflegen, beispielsweise kannst du auf dem 0xAxe ohne dicke 5V Power Supply die ASICs ohne Kühlung testen und verifizieren, ob die Chain geht, bevor du alles mit Kühlpaste vollschlonzt und einen Kühler draufschraubst. Ist viel Wert sowas zu haben / zu wissen! edit: würde empfehlen mit 1oz Innenlagen zu bestellen. Kann aber nicht sagen, ob das wirklich notwendig ist. Mein erster QAxe hatte 0,5oz und das hat genauso funktioniert. Der Strom durch die ASICs ist ja quasi der gleiche.
:
Bearbeitet durch User
Angehängte Dateien:
-
qaxe-at-public-pool.jpg
72 KB
@Mampf, kannst Du mir schreiben, wo in der FW/SW das Abbruchkriterium für die Temp. des Spannungsreglers von 70°C festgelegt ist. Ich würde diesen Wert gerne auf 75° festlegen, da mein Aufbau z.Z. meist um die 68°C hat und bei Spitzen die 70°-Grenze übersteigt, was zum Abbruch des Miners führt. Ist der Wert im Miner Python-Skript zu suchen, oder in Deiner FW? Bis ich den QAXE mit einem weiteren Lüfter über den Fet's kühlen kann wird es noch etwas dauern. Gehäuse ist noch in der Mache. Ich musste jetzt die Taktrate von 485MHz auf 400MHz runter setzen um über die Nacht zu kommen. LG+Danke Markus
Angehängte Dateien:
-
qaxe-in-case-p1.jpg
280 KB -
qaxe-in-case-p2.jpg
420 KB -
qaxe-in-case-p3.jpg
450 KB
Habe gerade von Rene ein Gehäuse gedruckt bekommen und den QAXE darin verbaut, siehe Anhang. Habe noch mit der Konfiguration vom solo.ckpool.org zu kämpfen. Bekomme die u.g. Fehler. Im public-pool.io läuft der QAXE ohne Probleme. Falls jemend was zur config.zml was sagen kann, dann bitte schön.
1 | debug_bm1366: false |
2 | verify_solo: false (auch mit true ausprobiert) |
3 | miner: qaxe |
4 | #suggest_difficulty: 2048 (gesetzt und auch auskommentiert - keine Abhilfe)
|
5 | #suggest_difficulty: 10000
|
6 | |
7 | qaxe: |
8 | name: QAxe |
9 | chips: 4 |
10 | fan_speed_1: 1.0 |
11 | fan_speed_2: 1.0 |
12 | asic_frequency: 450 |
13 | extranonce2_interval: 1.9 |
14 | serial_port_asic: "/dev/ttyACM0" |
15 | serial_port_ctrl: "/dev/ttyACM1" |
für die unterschiedlichen configs, bekomme ich die folgenden Fehler:
1 | btcmw@BTCMW:/dev/shm> grep ERR qaxe_20240423T142459.log |
2 | 2024-04-23 14:25:25,037 - ERROR - Exception in RPC thread: not getting all rewards! 519568552 vs 530171991 |
3 | 2024-04-23 14:25:25,038 - ERROR - error flag set ... ending handle_incoming_rpc thread |
4 | 2024-04-23 14:25:29,834 - ERROR - send failed: [Errno 9] Bad file descriptor |
5 | 2024-04-23 14:25:30,391 - ERROR - Exception in RPC thread: not getting all rewards! 519568552 vs 530171991 |
6 | 2024-04-23 14:25:30,391 - ERROR - error flag set ... ending handle_incoming_rpc thread |
7 | 2024-04-23 14:25:35,734 - ERROR - Exception in RPC thread: not getting all rewards! 519568552 vs 530171991 |
8 | 2024-04-23 14:25:35,735 - ERROR - error flag set ... ending handle_incoming_rpc thread |
9 | 2024-04-23 14:25:41,078 - ERROR - Exception in RPC thread: not getting all rewards! 519568552 vs 530171991 |
10 | 2024-04-23 14:25:41,078 - ERROR - error flag set ... ending handle_incoming_rpc thread |
11 | 2024-04-23 14:25:46,428 - ERROR - Exception in RPC thread: not getting all rewards! 524294632 vs 534994522 |
12 | 2024-04-23 14:25:46,428 - ERROR - error flag set ... ending handle_incoming_rpc thread |
13 | 2024-04-23 14:25:51,764 - ERROR - Exception in RPC thread: not getting all rewards! 524294632 vs 534994522 |
14 | 2024-04-23 14:25:51,764 - ERROR - error flag set ... ending handle_incoming_rpc thread |
15 | 2024-04-23 14:25:57,097 - ERROR - Exception in RPC thread: not getting all rewards! 524294632 vs 534994522 |
16 | 2024-04-23 14:25:57,097 - ERROR - error flag set ... ending handle_incoming_rpc thread |
17 | 2024-04-23 14:26:02,428 - ERROR - Exception in RPC thread: not getting all rewards! 524294632 vs 534994522 |
18 | 2024-04-23 14:26:02,429 - ERROR - error flag set ... ending handle_incoming_rpc thread |
oder
1 | btcmw@BTCMW:/dev/shm> grep ERR qaxe_20240423T142828.log |
2 | 2024-04-23 14:28:53,484 - ERROR - Exception in RPC thread: tcp connection closed ... |
3 | 2024-04-23 14:28:53,485 - ERROR - error flag set ... ending handle_incoming_rpc thread |
4 | 2024-04-23 14:28:58,718 - ERROR - Exception in RPC thread: tcp connection closed ... |
5 | 2024-04-23 14:28:58,718 - ERROR - error flag set ... ending handle_incoming_rpc thread |
6 | 2024-04-23 14:29:03,940 - ERROR - Exception in RPC thread: tcp connection closed ... |
7 | 2024-04-23 14:29:03,940 - ERROR - error flag set ... ending handle_incoming_rpc thread |
8 | 2024-04-23 14:29:09,168 - ERROR - Exception in RPC thread: tcp connection closed ... |
9 | 2024-04-23 14:29:09,168 - ERROR - error flag set ... ending handle_incoming_rpc thread |
10 | 2024-04-23 14:29:14,394 - ERROR - Exception in RPC thread: tcp connection closed ... |
11 | 2024-04-23 14:29:14,394 - ERROR - error flag set ... ending handle_incoming_rpc thread |
12 | 2024-04-23 14:29:19,618 - ERROR - Exception in RPC thread: tcp connection closed ... |
13 | 2024-04-23 14:29:19,618 - ERROR - error flag set ... ending handle_incoming_rpc thread |
14 | 2024-04-23 14:29:24,844 - ERROR - Exception in RPC thread: tcp connection closed ... |
15 | 2024-04-23 14:29:24,845 - ERROR - error flag set ... ending handle_incoming_rpc thread |
16 | 2024-04-23 14:29:30,074 - ERROR - Exception in RPC thread: tcp connection closed ... |
17 | 2024-04-23 14:29:30,074 - ERROR - error flag set ... ending handle_incoming_rpc thread |
18 | 2024-04-23 14:29:35,295 - ERROR - Exception in RPC thread: tcp connection closed ... |
19 | 2024-04-23 14:29:35,296 - ERROR - error flag set ... ending handle_incoming_rpc thread |
was bedeutet die u.g. Meldung?
1 | 2024-04-23 14:39:24,064 - INFO - cleaning jobs ... |
2 | 2024-04-23 14:39:24,064 - INFO - starting new job 64851638000eaaba |
3 | 2024-04-23 14:39:24,065 - ERROR - Exception in RPC thread: not getting all rewards! 572577967 vs 584263231 |
4 | 2024-04-23 14:39:24,065 - ERROR - error flag set ... ending handle_incoming_rpc thread |
Danke für sachdienliche Hinweise. Markus
Markus W. schrieb: > Ist der Wert im Miner Python-Skript zu suchen, oder in Deiner FW? Das ist an dieser Stelle: https://github.com/shufps/piaxe-miner/blob/master/piaxe/miner.py#L718 Sollte man vlt mal konfigurierbar machen 🤔 Markus W. schrieb: > Habe noch mit der Konfiguration vom solo.ckpool.org > zu kämpfen. Bekomme die u.g. Fehler. > Im public-pool.io läuft der QAXE ohne Probleme. Muss ich mal mit ckpool testen, hatte noch keine Zeit dafür.
@Mampf, danke habe ich nun angepasst.
1 | if temp["temp"][i] > 75.0: |
Markus
@Mampf zur Info >Hmm, vlt sollte ich das irgendwie anders machen, damit man durch die >0-Werte nicht verunsichert wird
1 | 2024-04-26 08:11:23,453 - INFO - temperature and voltage: {'temp': [28.375, 58.875, 0, 0]} |
2 | |
3 | |
4 | L#335 .../piaxe/miner.py |
5 | def read_temperature_and_voltage(self): |
6 | |
7 | return { |
8 | "temp": [status.temp1 * 0.0625, status.temp2 * 0.0625, 0, 0], |
9 | #"voltage": [0, 0, 0, 0], <== disable line 335 to disable voltage output
|
10 | }
|
LG Markus
Markus W. schrieb: > zur Info Das ist keine besonders saubere Lösung, weil man dann Hardware-Varianten hat, die unterschiedliche Results zurückliefern und es wird an ein paar Stellen davon ausgegangen, dass es immer ein Array mit 4 Elementen ist. In einem Arbeits-Branch hab ich die 0 Werte durch "None" ersetzt, ist evtl weniger verwirrend^^ Könnte ich mal in meinen Main Branch mergen, support für den BM1368 kommt dann quasi auch dazu.
@Mampf, sauber wollte ich es nicht sofort machen, sondern 'quick and dirty' Für mich passt es soweit. War ein Hüftschuß heute morgen. Wo die config.yml gelesen wird habe ich nicht im einzelnen eruiert. Sollte das Wochenende es hergeben, dann versuche ich mich daran. Du kannst es ja dann ins git übernehmen, sofern Dir mein Ansatz zusagt. LG Markus PS.: gibt es was Neues zum solo.ckpool.org?
:
Bearbeitet durch User
@Markus, ich bin noch da, hatte nur keine Zeit. Gehäuse sende ich hoffentlich Morgen raus. Zitat: was bedeutet die u.g. Meldung? 2024-04-23 14:39:24,064 - INFO - cleaning jobs ... 2024-04-23 14:39:24,064 - INFO - starting new job 64851638000eaaba 2024-04-23 14:39:24,065 - ERROR - Exception in RPC thread: not getting all rewards! 572577967 vs 584263231 2024-04-23 14:39:24,065 - ERROR - error flag set ... ending handle_incoming_rpc thread Danke für sachdienliche Hinweise. Zitat Ende Das kommt daher das wenn du auf dem solo.ckpool minest, der Reward geteilt wird. 2% gehen an den Pool, der Rest + Fees für dich. Du bist entweder im echten solo mode, oder der Code berücksichtigt das nicht das es zwei Output Adressen gibt. Die Adresse vom solo.ckpool ist bc1q28kkr5hk4gnqe3evma6runjrd2pvqyp8fpwfzu Die steht zuerst im script. Deine Adresse bekommt dann den Rest 98%. Du kannst dir das mal im btc explorer Ansehen: https://explorer.btc.com/de/btc/block/841286 Das war der Block der gestern im solo.ckpool gefunden wurde. Roland
:
Bearbeitet durch User
Hallo Roland, danke für den Hinweis zum solo.ckpool.org Im Miner gibt es nur einen Parameter für den user, der der öffentlichen btc Adr. entspricht. Ich bin noch nicht tief in der Materie drin um die btc api von pools zu verstehen. Hoffe bald diese Wissenslücke zu stopfen. Gerade nehme ich den zweiten Qaxe in Betrieb. Zickt noch etwas rum, aber ich hoffe es heute Abend noch hin zu bekommen. LG Markus
Hallo Mampf, ich krieg einen Vogel. Wollte den zweiten QAXE flashen (mit dem Binary, welches ich schon in den ersten QAXE übertragen hatte) Auch ein Neubau der FW hat nicht geholfen.
1 | 2024-04-29 22:21:48,612 - DEBUG - rx len: b'\x02' |
2 | 2024-04-29 22:21:48,612 - DEBUG - <- 0802 |
3 | 2024-04-29 22:21:54,113 - DEBUG - -> 55aa510900a49000ffff1c |
4 | 2024-04-29 22:21:54,114 - DEBUG - -> 55aa510900a49000ffff1c |
5 | 2024-04-29 22:21:54,115 - DEBUG - -> 55aa510900a49000ffff1c |
6 | 2024-04-29 22:21:54,115 - DEBUG - -> 55aa520500000a |
7 | 2024-04-29 22:21:55,117 - DEBUG - -> 55aa5305000003 |
8 | 2024-04-29 22:21:55,118 - ERROR - Uncaught exception |
9 | Traceback (most recent call last): |
10 | File "/dev/shm/qaxe-miner-mw-py-env/./pyminer.py", line 566, in <module> |
11 | qaxeMiner.init() |
12 | File "/dev/shm/qaxe-miner-mw-py-env/qaxe/miner.py", line 293, in init |
13 | chip_counter = bm1366.init(self.hardware.get_asic_frequency(), self.hardware.get_chip_count(), chips_enabled) |
14 | ^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^
|
15 | File "/dev/shm/qaxe-miner-mw-py-env/qaxe/bm1366.py", line 310, in init |
16 | return send_init(frequency, expected, chips_enabled) |
17 | ^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^
|
18 | File "/dev/shm/qaxe-miner-mw-py-env/qaxe/bm1366.py", line 257, in send_init |
19 | raise Exception(f"chips mismatch. expected: {expected}, actual: {chip_counter}") |
20 | Exception: chips mismatch. expected: 4, actual: 0 |
und schon wieder bekomme ich den selben Fehler, wie beim ersten mal.
1 | DEFMT_LOG=info cargo objcopy --release -- -O binary qaxe-fw-L151C8.bin |
2 | Compiling embassy-stm32l1-examples v0.1.0 (/dev/shm/qaxe/firmware/fw-L151C8) |
3 | Finished release [optimized + debuginfo] target(s) in 1.17s |
1 | >st-flash --connect-under-reset write /dev/shm/qaxe/firmware/fw-L151C8/qaxe-fw-L151C8.bin 0x8000000 |
2 | st-flash 1.8.0-13-g40ee5f4 |
3 | 2024-04-29T22:18:02 WARN common.c: NRST is not connected |
4 | 2024-04-29T22:18:02 INFO common.c: STM32L1xx_Cat_2: 32 KiB SRAM, 64 KiB flash in at least 256 byte pages. |
5 | file /dev/shm/qaxe/firmware/fw-L151C8/qaxe-fw-L151C8.bin md5 checksum: 75984add1d8269e8a991796ccf7c184, stlink checksum: 0x005a004d |
6 | 2024-04-29T22:18:02 INFO common_flash.c: Attempting to write 57264 (0xdfb0) bytes to stm32 address: 134217728 (0x8000000) |
7 | -> Flash page at 0x8000000 erased (size: 0x100) |
8 | -> Flash page at 0x8000100 erased (size: 0x100) |
9 | ...
|
10 | -> Flash page at 0x800de00 erased (size: 0x100) |
11 | -> Flash page at 0x800df00 erased (size: 0x100) |
12 | |
13 | 2024-04-29T22:18:03 INFO flash_loader.c: Starting Flash write for L0 |
14 | 2024-04-29T22:18:03 INFO flash_loader.c: Successfully loaded flash loader in sram |
15 | 2024-04-29T22:18:03 INFO flash_loader.c: Clear DFSR |
16 | 1/447 halfpages written |
17 | 2/447 halfpages written |
18 | ...
|
19 | 446/447 halfpages written |
20 | 447/447 halfpages written |
21 | |
22 | 2024-04-29T22:18:12 INFO common_flash.c: Starting verification of write complete |
23 | 2024-04-29T22:18:13 INFO common_flash.c: Flash written and verified! jolly good! |
Hast Du so was ähnliches bei anderen qaxe bemerkt? Im Anhang mein FW bin. Hast Du die Möglichkeit es mit Deiner FW zu vergleichen? Markus
Markus W. schrieb: > und schon wieder bekomme ich den selben Fehler, wie beim > ersten mal. Nö ist nicht der selbe Fehler, du bekommst garkeine Antwort von den ASICs. Bei deinem Problem zuvor war die Antwort "nur" verstümmelt. Die Firmaware passt sicherlich, das wurde richtig als .bin exportiert. Da musst du evtl nochmal ASICs nachlöten 🙈 Oder Sachen wie 1,8V und 0,8V checken, die Level-Shifter prüfen und sowas
:
Bearbeitet durch User
Ich werde am WE den dritten QAXE in Betrieb nehmen und mal schauen, ob dieser nach dem Flashen sofort anläuft. Wenn ja, dann weiß ich zumindest, dass ich an meiner Rust-Installation keinen Wurm habe. Ich habe nämlich zwischenzeitlich bei meinem Rolling OS Release einen Update gemacht, so daß ich nicht ausschließen kann, dass da nicht was faul ist. Der Miner bekommt in der ASIC-Prüfprocedure ein None zurück, soweit konnte ich den Fehler bereits eingrenzen. Auch habe ich diese Meldung in die Debug-Ausgabe eingebaut, damit man das im Log auch findet.
1 | def count_asic_chips(): |
2 | send_BM1366(TYPE_CMD | GROUP_ALL | CMD_READ, [0x00, 0x00]) |
3 | |
4 | chip_counter = 0 |
5 | while True: |
6 | data = serial_rx_func(11, 1000) |
7 | |
8 | if data is None: |
9 | logging.debug("Initializing BM1366 => count_asic_chips() serial_rx_func() returns None value!") |
10 | break
|
11 | |
12 | # only count chip id responses
|
13 | if "aa5513660000" not in binascii.hexlify(data).decode('utf8'): |
14 | continue
|
15 | |
16 | chip_counter += 1 |
17 | |
18 | send_BM1366(TYPE_CMD | GROUP_ALL | CMD_INACTIVE, [0x00, 0x00]) |
19 | |
20 | return chip_counter |
Melde mich am WE wieder. Markus PS.: serial_rx_func(11, 1000) ich nehme an die 1000 sind ein Timeout in ms?
:
Bearbeitet durch User
Markus W. schrieb: > PS.: serial_rx_func(11, 1000) ich nehme an die 1000 sind ein Timeout in > ms? Jap genau, wenn für 1s keine chip ID responses mehr kommen, nimmt man an, es kommen keine weiteren mehr.
Kleiner Statusupdate, nachdem ich heute QAXE#3 mit der FW in Betrieb nehmen konnte, weiß ich, dass meine RUST Entwicklerumgebung soweit ok ist. D.h. QAXE#2 hat noch ein Aufbauproblem. Jetzt muss ich die Platine sichten und nach Brücken oder anderen Fehlern durchsuchen. Die Spannungen passen soweit. AM Wochenende sehe ich mir die seriellen Signale zu den ASICs an, ob sie richtig durchgeschleift werden. Platine vier ist auch schon in Wartestellung, da fehlen mir nur noch die ASICs. Falls jemand welche günstig (d.h. <15€/St., BM1366 AL od. AG) abzugeben hat, dann bitte eine PM an mich. Markus
Angehängte Dateien:
-
qaxe_no3.jpg
230 KB
So num mit fertig verdrahtetem NT und bereit zum Minen. Markus
Zum ckpool, funktioniert bei mir einwandfrei 🤔 config_ckpool.yml:
1 | debug_bm1366: true |
2 | verify_solo: false |
3 | miner: qaxe |
4 | #suggest_difficulty: 2048 |
5 | |
6 | qaxe: |
7 | name: QAxe |
8 | chips: 4 |
9 | fan_speed_1: 1.0 |
10 | fan_speed_2: 1.0 |
11 | asic_frequency: 485 |
12 | extranonce2_interval: 1.9 |
13 | serial_port_asic: "/dev/ttyACM0" |
14 | serial_port_ctrl: "/dev/ttyACM1" |
15 | |
16 | ...usw... |
start_ckpool.sh:
1 | #!/bin/bash
|
2 | python3 ./pyminer.py -o stratum+tcp://solo.ckpool.org:3333 -P -u bc1xxx.worker3 -p x -l mainnet.log -d -c config_ckpool.yml |
Danke Thomas, werde Deine Einstellungen mal bei meinem QAXE#3 testen. Hast Du eine Bezugsquelle, bei der man die ASICs billig bekommt? LG Markus
Markus W. schrieb: > So num mit fertig verdrahtetem NT und bereit zum Minen. > > Markus Das gute Meanwell, kann ich nur Empfehlen, die Nutze ich nun über 20 Jahre und hatte keine Ausfälle.
Roland schrieb: > Das gute Meanwell, kann ich nur Empfehlen, die Nutze ich nun über 20 > Jahre und hatte keine Ausfälle. ob die heutigen das auch noch können?
Thread beobachten
Seitenaufteilung abschalten
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.