Tabelle abgelegte Wellenformen (Sinus, Rechteck, Sägezahn, Dreieck) mit einstellbarer Frequenz, ein R2R-DAC wandelt das in ein analoges Signal um.  Implementiert ist das Ganze in ein paar hundert Zeilen Assemblercode. Die Hardware ist zwar noch irgendwo
DAC kein Audio-DAC war der das Signal entsprechend hochsetzt und oversampelnd ausgibt.
Fehlerverstärker hat. Der erste davon wird fürs MPP-Tracking verwendet, die Führungsgröße dafür bekommt er via DAC vom µC. Der zweite ist in Hardware auf die maximal erlaubte Ladeendspannung eingestellt, an dem Punkt wird das Ding zum Konstantspannungsnetzteil. CC/CV Ladefunktion gratis und das Ding kann auf keinen
interessiert mich immer. Du kannst mal einen Blick auf die UC-Serie werfen, z.B. UC3842, 43, 44, 08, 2842, 3525. Ebenso TL5001, TL598 und ev. LTC4156 Manche der Chips können die Gates der MOSFETs direkt treiben und ersparen separate Gate-Treiber. Das wäre ein Pluspunkt für die Kombi, wie Du sie
_mode; //should be protected? static volatile byte TEMPREG; //int fdev; //long vcc_dac; ... [/code] Wer es selber nachsehen möchte: "_GLOBAL__I_65535_0_TiNo2V71.cpp.o.6447" in beiden Varianten des Assembler Code, dort dann in etwa so: [code] ; Z auf RAM Adresse 0x2B00
binutils-gdb.git branch/tag: binutils-2_46_1 hash: 5e56594815854de5eca35c7c04b11705d0f19c02 (2026-06-08) This is the 2.46.1 release === AVR-LibC === git: https://github.com/avrdudes/avr-libc.git branch/tag: avr-libc-2_3_2-release hash: 490384175ced9b387a1c76d86f6ee7f0cff70109 (2026-06-05) configure.ac
Theorie, die zur Praxis passt, wenn wir von einer Spannung oberhalb ca. 2.0V reden. Oberhalb ca. 2.08V ramp-down, unterhalb 2.08V ramp-up. Aber jetzt kommt's: Es gibt einen anderen "Modus", wenn wir 0 bis 2V einspeisen. Dann ist die Übertragungskennlinie umgekehrt, mehr Spannung ist mehr Leistung.
☝️, da ich mit ähnlichen Gedanken gespielt hatte … Man könnte auch einen ESP 32 nehmen und den DAC direkt / ESP auf das HM Potential legen und per WLAN und TCP IP die SMA Leistungsdaten direkt zur Regelung nehmen .. Man müsste den ESP nur mit einem entsprechenden DC/DC Wandler galvanisch in der
* https://www.u08.de/archive/479 (war dabei) * https://sfz-bw.de/wp-content/uploads/2024/03/Abgabe-Jufo.pdf (dabei nicht) * https://www.mikrocontroller.net/topic/332863 im Forum dokumentiert * https://www.mikrocontroller.net
, von den Funkamateuren ausgetüftelten Gebild 'ne ziemliche Schlagseite verpasste. https://www.u08.de/wp-content/uploads/255.jpg Lt. Vortrag der Amateurfunker waren von den All-Bildern nur zwei, drei brauchbar. eventuell hatte sich auch noch beim Start einiges "verwickelt". Aber was willste machen
belegt - mt] --> ATmega16M1/32M1/64M1. modernisierte Version der AT90CAN128 Serie inkl. LIN, PSC und DAC not sampled AT32UC3C. 32bit AVR mit zwei CAN controllern bis zu 512k flash, 64k RAM DMA, USB, Ethernet MAC, 2Msmps 12bit ADC, 12bit DAC Atmel ARM. AT91SAM7X. ARM7TDMI-Kern mit einem CAN controller bis
Sonst stimmt das Bit-Timing nicht, weil die Anstiegszeit des TX-Signals zu schlecht ist. Freescale MC9S08. D Serie Freescale MC9S12. B, C, D, G und H Serie NXP LPC11CXX. 32-bit ARM Cortex-M0 LPC11C12 16KB flash, 8KB SRAM, 1x C_CAN LPC11C14 32KB flash, 8KB SRAM, 1x C_CAN LPC11C22 16KB flash, 8KB SRAM, 1x
forum.arduino.cc/t/ssd1315/695280 include Zeichensatz in u8g2 LIB DisplayOLED.setFont(u8g2_font_ncenB08_tr); // choose a suitable font
Arduino-Funktionen zugänglich. Über Manipulationen mit Register kann man noch SPI2 und 3 (auf Kosten von DAC) und SPI6 (ohne NSS) bekommen, aber Funktionen muß man dafür selber schreiben. Ansonsten könnten viele fertigen LIBs viel Zeit sparen.
or AnalogSelAux2[3:0] value 0000 3-state 0001 DAC: register TestDAC1 or TestDAC2 0010 DAC: test signal Corr1 0011 reserved 0100 DAC: test signal MinLevel 0101 DAC: test signal ADC_I 0110 DAC: test signal ADC_Q 0111 to 1001 reserved 1010 HIGH 1011 LOW
AVR® LA: https://ww1.microchip.com/downloads/aemDocuments/documents/MCU08/ProductDocuments/ProductBrief/AVR-LA-Product-Brief-DS40002620.pdf Aber wozu?
nachschauen? Hier beispielsweise: https://ww1.microchip.com/downloads/aemDocuments/documents/MCU08/ProductDocuments/DataSheets/AVR64DD32-28-Complete-DataSheet-DS40002315.pdf
Video RAM/DAC There are two identical Video RAM/DAC devices, U37 and U15. One, U37, produces the monochrome drive to the internal display monitor. The second, U15, provides RGB output to drive an external VGA monitor
etwas zu alt... SDCC : mcs51/z80/z180/r2k/r3ka/gbz80/tlcs90/ds390/pic16/pic14/TININative/ds400/hc08/s08/stm8 3.4.3 #9237 (May 19 2015) (Linux) Grüßle, Volker P.S.: Warum fragst Du eigentlich nicht die allwissende KI, für welchen Compiler sie den Code erzeugt hat?
Wenn der Teller hochdreht, gerät alles aus den Fugen. Zuerst gibt es keine Antworten mehr vom DAC (5.713s), dann setzt die gesamte Kommunikation aus und wird kurz darauf durch ein Pulsmeer ersetzt welches mit einem Binärteiler moduliert zu sein scheint. (bei 5.760s) (Datei la2start0pitch.sal - glaube
and uses the next can increase to the limit of the AC adapter. 6 bits to control the input-current DAC. The input-current range of the ISL88731 is from 256mA to 11.004A. All 16-bit numbers The internal amplifier compares the differential voltage between requesting input current above 11.004A result in
Corr Val [dB] -0.980 PASSED
Filter Corr Val [dB] 5kHz/3dB +1.070 PASSED
feed forward compensation: DAC Vals: 124 120 PASSED
LO Suppression, Level of LO after Supp: -77.244 dBm PASSED
IQ Level, Corr Val: Bypass -1.28 dB PASSED
IF 6.4MHz -0.89 dB PASSED
LC Filter IF 6.4MHz -0.64 dB PASSED
XTAL Filter IF 6.4MHz -1.08 dB PASSED
IF 6.4MHz -0.25 dB PASSED
rel diff NORMAL IF 6.4MHz -0.02 dB PASSED
IF 6.4MHz +0.13 dB PASSED
Center 1.75 GHz Span 3.5 GHz
SFR.BG2TRIM X Read BG2TRIM and Write into BGTRIM, obtain ADVREFS=2.0V SFR.SVRF VCC / 1.2 / 2.48V X (DAC VREF) CMP+DAC V X SFR.IRCFT X X PAD.LDOC X X High Sink 75mA@5V 63mA@5V for all pins except PA7 PA7 has no high sink PA7~0 PA7~0 IO PB7~0 PD1~0 PB6~4, PB2~0 Pull down & 1/2 V X bias 1.95V 1.63V POR No
Specify EQ 7E FF 06 07 00 00 01 FE F3 EF 7E FF 06 07 00 00 01 EF Specified EQ mode is POP 7E FF 06 08 00 00 01 FE F2 EF 7E FF 06 08 00 00 01 EF Repeatedly play the 1 track Specify single repeat 7E FF 06 08 00 00 02 FE F1 EF 7E FF 06 08 00 00 02 EF Repeatedly play the 2nd track playback 7E FF 06 08 00
O NET/USB Power Supply 8 T32A08OUTB/EA19/PC3 ZONE_LED AC O O LED for Zone UT3RXD/T32A13OUTC/T32A13OUTA/ 40 HP_N_DET PRY I I Headphone Detection 9 T32A08OUTC/T32A08OUTA/EA18/PC2 VOL_RA AC I I Volume A PU6 T32A08INC1/T32A08INB0/EA17/
. Lieg ich da richtig? Ja. Allerdings kannst du den ersten DAC auch unter $DE08, $DE10, ... beschreiben und den zweiten auch unter $DE09, $DE11, ...
beide ICs gleichwertig funktionieren. Ach so, jetzt sehe ich es. Das ist ein billiger 8 Bit R2R DAC. Der braucht saubere Pegel mit 5/0V. Das kann nur HCT, denn LS zieht am Ausgang nur bis ca. 3,7V bzw. LOW bis ca. 0,4V.
Und die "Soundkurven" aka Samples wachsen bei Dir im Garten? Ein flexibel konfigurierbarer Audio-DAC wie im Amiga ist zwar eine schöne Sache, erzeugt aber von sich aus keine Töne, sondern spielt sie nur ab.
die "Soundkurven" aka Samples wachsen bei Dir im Garten? > > Ein flexibel konfigurierbarer Audio-DAC wie im Amiga ist zwar eine > schöne Sache, erzeugt aber von sich aus keine Töne, sondern spielt sie > nur ab. Das ist korrekt. Aber man kann sie natürlich "vorab" auch mit dem Amiga erzeugen,
Default output : SBSY) O Refer to [1.2 Pin Assinment Table] 41 DVSS3R - Grounding pin for 3.3V Muiti-Bit DAC circuit - O 42 Ro 3AI/F R channel audio output pin of Audio DAC. O 43 DVDD3R - Power supply pin for 3.3V Audio DAC circuit. - 44 DVDD3L Power supply pin for 3.3V Audio DAC circuit. O 45 Lo 3AI/F L channel audio output pin of Audio DAC O 46 DVSS3L - Grounding pin for 3.3V Muiti-Bit DAC Circuit - 47 XVSS3 - Grounding pin for 3.3V clock oscillator circuit - 48 Xi I System clock Input pin I Xtal oscillation circuit. 3AI/F Connect feedback
Espressif Systems 3.3.0. Als Board verwende ich den "AI Thinker ESP32-CAM" mit den in Screenshot 2025-08-26 170448.png gezeigten Einstellungen. Dennoch erhalte ich fortwährend die Fehlermeldung aus Screenshot 2025-08-26 171228.png. Ich habe bereits vom Händler ein weiteren ESP32-CAM erhalten, dieser zeigt
Eingebauter 520 KB SRAM, externer 4M PSRAM (Chipsatz: ESP PSRAM64H) - Schnittstellen: UART/SPI/I2C/PWM/ADC/DAC/DAC - Unterstützt Kameras des OV2640 und OV7670 - Onboard Flash LED - Slot für MicroSD Karte - Leistungsstarke OnBoard Antennen - U.FL Anschluss für den Anschluss von externen Antennen
interessante Effekte, dass z.B. das Interpolationstiefpass nicht vorhanden war und man die diskreten DAC-Stufen gesehen hat: https://www.youtube.com/watch?v=rHMN1Nszua0
und Lücken dazugekommen, etc. pp. Abgesehen davon wäre es kürzer, d.h. mit derselben Abtastrate dem DAC zugeführt wie ein wav eben ganz andere Tonhöhen. Wie sich sowas anhört, habe ich 'mal ausprobiert. ciao gustav
register byte in this example is a common method used in I C devices with multiple registers. The DAC data register (08h) sets the DAC output voltage. For this example, the DAC data register is written to 2 using the I C protocol to set the output voltage of the device. The data write consists of the
error EE +438 Date of calibration not set EE +439 Next date of calibration not set EE +450 100m vac dac error EE +451 1 vac dac error EE +452 10 vac dac error EE +453 100 vac dac error EE +454 100m vac zero error EE +455 100m vac full scale error EE +456 1 vac zero error EE +457 1 vac full scale error
genau wie, aber das lässt sich rausfinden. Zum Beispiel als Einstieg: https://pepijndevos.nl/2019/08/15/open-source-formal-verification-in-vhdl.html
getrennter Analogübertrager: ADC -> Lattice FPGA -> Ethernet PHy -> Ethernat Kabel -> Phy -> FPGA -> DAC Hab mal was gebraucht, was aus einem total elektrisch verseuchten Schaltschrank ein Analogsignal 0-10 V irgendwie rausführt. Habe also einen kleinen lattice XO2 mit so nem Ethernet Phy Board von
Beitrag #7908201: > Der YM2151 läuft aber auch nicht alleine, sondern braucht noch den 16Bit > DAC YM3012. Im DX-7 ist der DAC auch extern. Da wird ziemlich viel getrickst. Das ist 12 Bit DAC, dessen Ausgang dann nochmal durch einen schaltbaren Teiler geht. Darüber werden dann alle 16 Stimmen
entity sigmaDeltaDac is port ( clk : in STD_LOGIC; pwmValue: std_logic_vector( 15 downto 0); pwmOut : out STD_LOGIC ); end sigmaDeltaDac; architecture logic of sigmaDeltaDac
for DAC channel B AVSS 76 GND Analog ground for DAC DVSS 61 GND Digital ground fro DAC AVSSD 59 GND Analog Ground for DAC I/O pads Output Interface Signals IOR 68 AO Channel R current output IOG 65 AO Channel
recht performant und > trickreich programmiert. Der Amiga hat vier Stimmen aka DMA-Kanäle zum DAC, manche implementierten die Soundausgabe so, dass (bis zu) sieben (acht?) Stimmen ausgegeben wurden. Wie konkret diese "Akkustik-täuschung" gemacht wurde entzieht sich grad meiner Kenntniss. Vermutet
was von serial port aber das macht IMHO wenig Sinn. https://bumbershootsoft.wordpress.com/2024/08/17/amiga-500-direct-keyboard-access/ Oder hat der Amiga irgendwo einen baudrate quarz ? Die CIA's als Chips haste ja zur Genüge getestet, sockel und traces scheinen ja auch OK. Eine Idee war
control register 0x00000000 R32_STK_SR 0x04 System count status register 0x00000000 R32_STK_CNTL 0x08 System counter low register 0x00000000 R32_STK_CMPLR 0x10 Count reloaded low register 0x00000000 System Count Control Register (R32_STK_CTRL) Bit Name Access Description Reset value Software interrupt
> 08 20 00 00 -> Return from Subroutine > 0A 2x xx x0 -> Call Subroutine (Address xxxx) > 0A 0x xx x0 -> Jump always (Address xxxx) konnte ich inzwischen nachvollziehen (Danke!) und ich hab einen primitiven
Bild
Bild
Bild
