[KiCad] "Net-Ties" für inneren Ground-Layer

[Burkhard K. (buks)]

Net-Ties (Oddities) sind bekannt, auch dieser Thread 
Beitrag "GND und AGND in Innen-Layer verbinden" . Auf inneren Lagen hilft 
das nicht.

Bisher mache ich das mit manuell gelegten Leiterbahnen zwischen den 
Flächen GND und GNDA. Leider gefährlich, da der DRC bei explizitem 
Aufruf diese Verbindung ungefragt wieder auflöst (mittels Funktion 
Flächenfüllung - meiner Ansicht nach ein "Requirement-Bug" (TM) :-). Ein 
Check sollte Probleme markieren, aber nicht ohne Bestätigung - und vor 
allem nicht heimlich - "beseitigen").

Egal - gibt es in KiCad eine DRC kompatible - und möglichst 
platzsparende - Möglichkeit Ground-Planes auf einer inneren Lage zu 
verbinden?

[Bernd B. (bbrand)]

Du kannst die Verbindung über eine Überlappung der gefüllten Flächen 
herstellen, bzw. zum Verbinden anstatt einer Leiterbahn eine kleine 
Fläche verwenden. Dann bekommst Du zwar DRC-Fehler, aber sie werden 
wenigstens nicht automatisch korrigiert.

Gruß,
Benrd

[Burkhard K. (buks)]

Bernd B. schrieb:
> zum Verbinden anstatt einer Leiterbahn eine kleine
> Fläche verwenden.

Danke, das geht. Die Fläche kann ich natürlich erst anlegen, nachdem ich 
den DRC  vorübergehend "harmlos" geschaltet habe". Die Zahl der 
gemeldeten Fehler ist ziemlich lang (ca. 20 vom Type 22 bzw 23). Schön 
ist das nicht, aber besser als die unbemerkte "Korrektur".

Mal sehen ob noch jemand einen passenden Geheimtip kennt.

[Bernd B. (bbrand)]

Burkhard K. schrieb:
> Die Fläche kann ich natürlich erst anlegen, nachdem ich
> den DRC  vorübergehend "harmlos" geschaltet habe".

Nanu? Bei mir ging das auch so; sowohl mit KiCad 4.0.7 also auch mit 
5.0.0rc2.

> Die Zahl der
> gemeldeten Fehler ist ziemlich lang (ca. 20 vom Type 22 bzw 23). Schön
> ist das nicht, aber besser als die unbemerkte "Korrektur".

Die Anzahl der Fehler lässt sich auf 8 reduzieren, wenn Du der 
Verbindungsfläche das gleiche Netz wie einer der zu verbindenden Flächen 
zuweist. Ist aber natürlich nur eine marginale Verbesserung.

> Mal sehen ob noch jemand einen passenden Geheimtip kennt.

Da bin ich auch gespannt...

[Mark W. (kram)]

Bernd B. schrieb:
> Burkhard K. schrieb:

>> Mal sehen ob noch jemand einen passenden Geheimtip kennt.
>
> Da bin ich auch gespannt...

Trenne Dich von verschiedenen GND. Bei meinem ersten Kicad Design war 
ich auch damit konfrontiert. Ich habe mir die ganze Sache dann mal 
ueberlegt und seitdem mache ich alles nur mit GND. Am Ende muessen die 
GND sowiso verbunden sein. Ich glaube Kicad setzt auf dieses Prinzip und 
deshalb gibt es auch nich soo viele Moglichkeiten.

[Burkhard K. (buks)]

Bernd B. schrieb:
> sowohl mit KiCad 4.0.7

Hängt wohl vom Modus ab - zum Routen verwende ich "Standard" (weil ich 
dort ohne unmittelbar, d.h. ohne vorheriges Markieren mit Del bzw. BSp 
löschen kann).

Mit OpenGL und Cairo kann ich auch mit "Design Rules erzwingen" 
eingeschaltet Flächenumrisse in ein fremdes Netz legen, bei Standard 
haften die Ecken gar nicht erst.

Bernd B. schrieb:
> Die Anzahl der Fehler lässt sich auf 8 reduzieren, wenn Du der
> Verbindungsfläche das gleiche Netz wie einer der zu verbindenden Flächen
> zuweist.

Bei mir sind noch ein paar Ecken und Auslassungen in der Nähe der neuen 
Fläche, damit der DRC auch wirklich was zu melden hat ;-). Marker werden 
exakt 8 angezeigt.

[Bernd W. (berndwiebus)]

Hallo Burkhard und Mark

Burkhard K. schrieb:
> Net-Ties (Oddities) sind bekannt, auch dieser Thread
> Beitrag "GND und AGND in Innen-Layer verbinden" . Auf inneren Lagen hilft
> das nicht.

Richtig.

>
> Bisher mache ich das mit manuell gelegten Leiterbahnen zwischen den
> Flächen GND und GNDA. Leider gefährlich, da der DRC bei explizitem
> Aufruf diese Verbindung ungefragt wieder auflöst (mittels Funktion
> Flächenfüllung - meiner Ansicht nach ein "Requirement-Bug" (TM) :-). Ein
> Check sollte Probleme markieren, aber nicht ohne Bestätigung - und vor
> allem nicht heimlich - "beseitigen").

Sehe ich im Prinzip genauso.
Nachtrag: Mir geht durch den Kopf - bleibt das Problem bestehen, wenn Du 
diese zusätzliche Verbindung mit einer Sperrfläche schützt?
Mir fehlt im Moment die Zeit zum austesten.

> Egal - gibt es in KiCad eine DRC kompatible - und möglichst
> platzsparende - Möglichkeit Ground-Planes auf einer inneren Lage zu
> verbinden?

Auf äußeren Lagen jain.
Die Net-Ties aus Oddities sind wie ein Bauteil aus zwei Pads aufgebaut. 
Du könntest dann einen Null-Ohm Widerstand darüber löten, aber bei 
Net-Ties ist dort direkt eine Kupferverbindung im Footprint angelegt.
Das ist insofern aber ein Problem, weil der DRC für Kupfer ausser Pads 
im Footprint "blind" ist. Du musst daher immer selber ein Auge darauf 
halten
ob da nichts passiert.
Ein Trick wäre noch, die Kupferverbindung so unter den Isolationsabstand 
der Pads zu bringen, dass dieser gerade so eben gewart wird, aber nichts 
mehr dazwischen durch geroutet werden kann.
doof ist jetzt, dass der Schutz nun von den Isolatinsabständen der 
Netzte/Pads abhängt. Aber vermutlich kann man damit Leben. Es sind ja eh 
nur einige wenige stellen.
Siehe: Beitrag "Re: Kicad Leiterbahn im Footprint möglich?"

In Innenlagen geht das nicht mehr, weil PCBnew kategorisch (SMD) Pads 
auf Innenlagen verweigert. Ich habe mals testweise ein Net-Tie genommen, 
und dort alle "F.Cu" durch "In1.Cu" ersetzt. Bei reinen Kupferbahnen 
geht das, aber bei Pads kommt dort eine Fehlermeldung.

Bei THT Pads ist es unkritischer, weil diese ja durchaus auf Innenlagen 
angebunden sein können (all copper layers). Und dort könntest Du dann 
auch die Kupferverbindung legen.
Ich habe sowas mal testweise gemacht. Du findest es im Anhang als 
"NetTie-I_InnerLayer_Connected.kicad_mod". Aber vermutlich willst Du das 
nicht, weil Du die THT Bohrung z.b. auch nicht möchtest.

Mark W. schrieb:

> Trenne Dich von verschiedenen GND. Bei meinem ersten Kicad Design war
> ich auch damit konfrontiert. Ich habe mir die ganze Sache dann mal
> ueberlegt und seitdem mache ich alles nur mit GND. Am Ende muessen die
> GND sowiso verbunden sein. Ich glaube Kicad setzt auf dieses Prinzip und
> deshalb gibt es auch nich soo viele Moglichkeiten.

Das denke ich mir auch irgendwie. Nur fände ich es halt schön, so als 
Gedächnisstütze, die verschiedenen GNDs auch im Schaltplan getrennt zu 
halten, um so darauf hinzuweisen, dass es verschiedene GNDs sind, die am 
besten nur in einem Punkt verbunden sind.
Für Dich selber wird das kein Problem sein, aber wenn andere, vieleicht 
Unerfahrenere oder anders Erfahrenere mit den Unterlagen umgehen sollen, 
kann das ein Problem werden.

Du kennst: https://www.mikrocontroller.net/articles/KiCad ?

Mit freundlichem Gruß: Bernd Wiebus alias dl1eic
http://www.l02.de

[Mark W. (kram)]

Bernd W. schrieb:
> Mark W. schrieb:
>
>> Trenne Dich von verschiedenen GND. Bei meinem ersten Kicad Design war
>> ich auch damit konfrontiert. Ich habe mir die ganze Sache dann mal
>> ueberlegt und seitdem mache ich alles nur mit GND. Am Ende muessen die
>> GND sowiso verbunden sein. Ich glaube Kicad setzt auf dieses Prinzip und
>> deshalb gibt es auch nich soo viele Moglichkeiten.
>
> Das denke ich mir auch irgendwie. Nur fände ich es halt schön, so als
> Gedächnisstütze, die verschiedenen GNDs auch im Schaltplan getrennt zu
> halten, um so darauf hinzuweisen, dass es verschiedene GNDs sind, die am
> besten nur in einem Punkt verbunden sind.
> Für Dich selber wird das kein Problem sein, aber wenn andere, vieleicht
> Unerfahrenere oder anders Erfahrenere mit den Unterlagen umgehen sollen,
> kann das ein Problem werden.

Vielleicht kann man unterschiedliche GND-Zonenzugehoerigkeit ja im 
Schaltplan mit einem zusaetzlichen Feld wie im Anhang kenntlich machen?

Ich bin aber seit ich eine Platine mit nur einem GND gemacht habe ein 
Gegner vom Teile und Herrsche ueber GND Spiel. :-)
Am Ende ist es ja nur eine GND Flaeche. Und beim Positionieren der 
Bauteile wird schon klar wie die GND Flaeche dann auszusehen hat.

> Du kennst: https://www.mikrocontroller.net/articles/KiCad ?
>
Muss ich mir mal bei Gelegenheit durchlesen.

[Burkhard K. (buks)]

Bernd W. schrieb:
> bleibt das Problem bestehen, wenn Du
> diese zusätzliche Verbindung mit einer Sperrfläche schützt?

Mit Sperrfläche bekomme ich beides - angeknabberte GND-Flächen plus 
Fehlermeldungen im DRC.

[Gerd E. (robberknight)]

Bernd W. schrieb:
> In Innenlagen geht das nicht mehr, weil PCBnew kategorisch (SMD) Pads
> auf Innenlagen verweigert. Ich habe mals testweise ein Net-Tie genommen,
> und dort alle "F.Cu" durch "In1.Cu" ersetzt. Bei reinen Kupferbahnen
> geht das, aber bei Pads kommt dort eine Fehlermeldung.

hast Du das auch mal von Hand in der Datei versucht?

Manche ungewöhnlichen Sachen die mir die UI verweigert hat, hab ich auf 
diese Weise schon hinbekommen.

[Bernd W. (berndwiebus)]

Hallo Gerd.

Gerd E. schrieb:

>
> hast Du das auch mal von Hand in der Datei versucht?

Ja. Das geht bei Pads zur Zeit auch überhaupt nicht anders. ;O)

Aber als Fehlermeldung kommt dann "Kein gültiges Layer für Pad" oder so, 
auch von PCBnew.

Ist unter Plausibilitätskriterien ja auch erstmal eine gute Idee, SMD 
Pads auf Innenlagen als Fehler zu betrachten.

Allerdings experimentieren die ersten schon mit im 3D-Druck erstellten 
Platinen, die auch Bauteile auf Innenlagen enthalten. ;O)


> Manche ungewöhnlichen Sachen die mir die UI verweigert hat, hab ich auf
> diese Weise schon hinbekommen.

Ja, das mache ich auch oft.

Mit freundlichem Gruß: Bernd Wiebus alias dl1eic
http://www.l02.de