Hall Sensor in VHDL/FPGA

[Wolfgang (Gast)]

Hallo alle,

mein Name ist Wolfgang und ich wollte in meiner Freizeit an einem 
Privaten Projekt Arbeiten.

Ich habe mir in meinem Garten eine kleine Windmühle aufgestellt, von der 
würde ich gerne die Geschwindigkeit messen.

Ich habe mir schon einen Sensor geholt und denn an meinem FPGA 
angeschlossen.

Ich bin schon so weit gekommen, das er mir, wenn der Sensor denn 
Magneten entdeckt, mir auf den 7-Seg Display eine 1 anzeigt.

Nun komme ich nicht weiter, ich weiss das ein Aduiono oder andere Boards 
einfacher wären, aber ich möchte meine Kenntnisse in VHDL/FPGA 
verbessern.

Hat jemand schon mal ein ähnliches Projekt gemacht oder hätte jemand 
Quellen für mich?

[Cartman (Gast)]

Schreib dir noch einen Zaehler fuer deinen Sensor und
eine Uhr mit 7 Segmentanzeige.
Dann brauchst du nur noch die Differenz des Zaehlers
zwischen den Sekunden zu bilden, mit 60 zu multiplizieren
und hast "Rotations per Minute"!

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Wolfgang schrieb:
> von der würde ich gerne die Geschwindigkeit messen.
In welcher Einheit?
Flügelspitzengeschwindigkeit in m/s?
Oder einfach nur U/min?

> Ich bin schon so weit gekommen, das er mir, wenn der Sensor denn
> Magneten entdeckt, mir auf den 7-Seg Display eine 1 anzeigt.
Dann solltest du dich noch zum Thema "Eintakten" bzw. 
"Einsynchronisieren" schlau machen, denn sonst wird dein Messwert dann 
und wann "spinnen".

Cartman schrieb:
> Dann brauchst du nur noch die Differenz des Zaehlers
> zwischen den Sekunden zu bilden
Das ist natürlich nur sinnvoll, wenn innerhalb 1s genug Impulse 
anfallen.

> mit 60 zu multiplizieren und hast "Rotations per Minute"!
Einfacher wäre es, pro Impuls 60 auf einen Zähler draufzuaddieren.

Aber weil ein FPGA verglichen mit der Aufgabe dermaßen schnell ist, 
würde ich die Zeit zwischen 2 Impulsen ermitteln (also us/U), dann den 
Kehrwert bilden und mit 60000000 multiplizieren und hätte dann U/min. 
Diese Rechungen könnte man in einer Tabelle abbilden und mit 
Interpolation die Zwischenwerte ermitteln. Nette Fingerübung zum selber 
Lernen.

[Cartman (Gast)]

> den Kehrwert bilden
ist fuer ein FPGA immer Schwerstarbeit.
Und nicht unbedingt Anfaengertauglich.
Damit verkomplizierst du ihm den Einstieg voellig unnoetig.

> genug Impulse anfallen
Er kann ja Anzahl der Hallsensoren ja vergroessern :-).
Oder ein paar Ausloesemagnete dazutun.

Ein "genauen" Wert wie 55.5 rpm ist sowieso nur bedingt
aussagekraeftig. Wind ist keine Konstante.
Nicht mal innerhalb einer Umdrehung.

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Cartman schrieb:
> den Kehrwert bilden ist fuer ein FPGA immer Schwerstarbeit.
Die Anzeige muss ja nicht 1 Mio mal pro Sekunde aktualisiert werden.

> den Kehrwert bilden ist fuer ein FPGA immer Schwerstarbeit.
Deshalb hatte ich ja vorgeschlagen, dass man diesen Kehrwert samt 
Skalierung mit dem Ansatz über eine per Excel berechnete Tabelle auch 
hinbekommt. Die weiters vorgeschlagene lineare Interpolation ist dabei 
ja vorerst mal optional.

> Und nicht unbedingt Anfaengertauglich.
Die Schwachpunkte der Anfängerlösung wurden ja schon angesprochen.

>> genug Impulse anfallen
> Er kann ja Anzahl der Hallsensoren ja vergroessern :-).
> Oder ein paar Ausloesemagnete dazutun.
Auf jeden Fall sollte auch eine Mittelwertbildung rein, die länger als 
nur über 1 Sekunde geht, damit man auch bei 10 U/min noch was Sinnvolles 
sieht. Wenn man es schlau macht, läuft der Mittelwert über 1 Minute im 
"Hintergrund", während im Vordergrund die Anzeige im Sekundentakt 
aktualisiert wird. Auch das ist eine nette Aufgabe.

> Damit verkomplizierst du ihm den Einstieg voellig unnoetig.
Ich zeige nur auf, wie es weitergehen könnte und wie ich es machen 
würde. Dabei muss korrekterweise durchaus bedacht werden, dass ich 
deutlich mehr Erfahrung habe. Aber auch ich war mal in der Situation des 
TO und von nix kommt nix:
https://www.gutefrage.net/frage/genaue-bedeutung-vom-spruch--von-nix-kommt-nix-

Wolfgang schrieb:
> Ich bin schon so weit gekommen, das er mir, wenn der Sensor denn
> Magneten entdeckt, mir auf den 7-Seg Display eine 1 anzeigt.
Da würde ich erst mal gar nichts am FPGA machen, sondern das Allermeiste 
im Simulator. Geht viel schneller und ist reproduzierbar...

[Wolfgang (Gast)]

Hallo Danke für die Ganzen Antworten, ich habe einen Counter 
geschrieben, nun bekomme ich auf allen Segmenten einen Error angezeigt 
obwohl ich nur eins anspreche, dass macht für mich keinen Sinn.

[Wolfgang (Gast)]

Ich will es in km/h abbilden.

[Gustl B. (-gb-)]

Ohne deinen Code zu kennen können wir dir nicht helfen.

Wolfgang schrieb:
> Error

Etwas mehr Details wären auch sinnvoll.

Noch besser wäre dazu der Name der Hardware oder der Schaltplan.

[Cartman (Gast)]

> auf allen Segmenten einen Error angezeigt

Ich weiss gar nicht, ob ich da noch an mehr Details ueberhaupt
interessiert bin.

Bis zu
> Ich will es in km/h abbilden.
wird es wohl noch eine Weile brauchen.

[Weltbester FPGA-Pongo (Gast)]

Wolfgang schrieb:
> mein Name ist Wolfgang und ich wollte in meiner Freizeit an einem
> Privaten Projekt Arbeiten.
die scheinen sehr wichtig zu sein, wenn du sie groß schreibst

> Ich habe mir in meinem Garten eine kleine Windmühle aufgestellt, von der
> würde ich gerne die Geschwindigkeit messen.
du würdest gerne die Drehzahl messen

> Ich habe mir schon einen Sensor geholt und denn an meinem FPGA
> angeschlossen.
du hast "den" angeschlossen, denn "denn" wäre das falsche Wort

> Ich bin schon so weit gekommen, das er mir, wenn der Sensor denn
> Magneten entdeckt, mir auf den 7-Seg Display eine 1 anzeigt.
s.o.

Was soll das werden? Wie man eine Drehzahl (= Impulse je Zeit) berechnet 
ist klar?

> Nun komme ich nicht weiter, ich weiss das ein Aduiono oder andere Boards
> einfacher wären,
das glaube ich nicht

> Quellen für mich?
Die Quellen bringen dir gar nichts, weil die meistens nicht dokumentiert 
sind und von ähnlic begabten Menschen wie dir verfasst wurden.

Du musst zunächst eine Schaltung hinmalen, die deine Funktion leistet.

[Wolfgang (Gast)]

mein Problem ist, dass es in ModelSim alles Funktioniert, wie es 
Funktionieren soll.

Sobald ich es auf das Board ziehe, bekomme ich einen Error, und ich 
weiss nicht wie ich das Debuggen kann.
Da ich in der Simulation alles Funktioniert.

[Wolfgang (Gast)]

Da in der*

[Gustl B. (-gb-)]

Und ohne Details können wir dir nicht helfen. Auch nicht wenn du weiter 
detailfreie Beiträge schreibst. Also was wäre sinnvoll?

Name der beteiligten Boards
Bilder vom Aufbau
Schaltpläne
Code
Alles was du noch bieten kannst damit wir dir helfen können.

Wolfgang schrieb:
> einen Error

Auch hier wäre es sinnvoll gewesen zu schreiben was für ein Fehler genau 
kommt mit vollständiger Fehlermeldung. Gerne auch Screenshot.

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Wolfgang schrieb:
> mein Problem ist, dass es in ModelSim alles Funktioniert, wie es
> Funktionieren soll.
In der Simulation blikt sogar eine LED, wenn wenn ich schreibe

LED <= not LED after 500 ms;

Auf realer Hardware funktioniert das nicht.

> Sobald ich es
Was denn? Zeig mal deinen Code und sag, was der machen soll.
> auf das Board ziehe
Auf welches? Mit welcher Toolchain?
> bekomme ich einen Error
Und der ist geheim?

Wolfgang schrieb:
> Hat jemand schon mal ein ähnliches Projekt gemacht
Du solltest mal die Fragen zu deiner Aufgabe lesen und beantworten. Denn 
du hast ein Problem und mit den grausam schlechten Informationen, die du 
dazu gibst kann dir keiner helfen.

[Wolfgang (Gast)]

Hallo danke erstmal,
Quartus 2
FPGA: DE10-Lite
Ich will, wenn der Sensor was entdeckt, das auf der 7-Seg. anzeige 
hochgezählt wird (x++).
ich habe hier denn ganzen code gepostet.

library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;
entity count is
    port
    (
        clk        : in std_logic;
        reset    : in std_logic;
        S_1     : std_logic; --sensor signal
        q        : out integer range 0 to 2147483647; --32bit    -- 16 bit 65535
      y : out std_logic
    );
end entity;
architecture rtl of count is
begin
    process (S_1, clk,reset)
        variable   cnt    : integer range 0 to 2147483647;  
    begin
 

  --  IF (S_1 = '1') THEN 
      --Y   <= '1'; --led leuchten 
    --  cnt := cnt + 1;
    --ELSE 
  --    Y   <= '0';
  --  END IF;
--q <= cnt;


 if (rising_edge(clk)) then
            if (reset = '1') then
                 --Reset counter 0
                cnt := 0;
            elsif (S_1 = '1') then
              --   count ++ y
                cnt := cnt + 1;
           y <= '0';
           
            end if;
     end if;
        
        -- Output count
  q <= cnt;
    end process;
end rtl;

LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;

ENTITY INT_TO_BCD IS
  
  PORT
  (
    q        : in integer range 0 to 2147483647;
    
     BCD_OUT : out STD_LOGIC_VECTOR (3 DOWNTO 0)--:= (others => '0')
  );
    
END INT_TO_BCD;


ARCHITECTURE arch OF INT_TO_BCD IS
--signal count_out            : integer range 0 to 65535;

  begin
 -- count_out <= 8;

        process (q) --q
       

          begin
    
            case q is
              when 0 => BCD_OUT <= "0000";
              when 1 => BCD_OUT <= "0001";
              when 2 => BCD_OUT <= "0010";
              when 3 => BCD_OUT <= "0011";
              when 4 => BCD_OUT <= "0100";
              when 5 => BCD_OUT <= "0101";
              when 6 => BCD_OUT <= "0110";
              when 7 => BCD_OUT <= "0111";
              when 8 => BCD_OUT <= "1000";
          when 9 => BCD_OUT <= "1001";
              when others => BCD_OUT <= "1110";
            end case;
  
    end process;
end arch;

LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;

ENTITY BCD_TO_7SEG IS
  
  PORT
  (
    BCD_IN : IN   STD_LOGIC_VECTOR (3 DOWNTO 0); -- nur fuer simmulation stdlogic  ueberall
    
    
     a, b, c, d, e, f, g : out std_logic
  );
    
END BCD_TO_7SEG;

ARCHITECTURE arch OF BCD_TO_7SEG IS
--signal cyd : STD_LOGIC_VECTOR (3 DOWNTO 0);


  begin
  --cyd <= "0011";
          process (BCD_IN)

          begin

            case BCD_IN is
              when "0000" => a <= '0'; b <= '0'; c <= '0'; d <= '0'; e <= '0'; f <= '0'; g <= '1';
              when "0001" => a <= '1'; b <= '0'; c <= '0'; d <= '1'; e <= '1'; f <= '1'; g <= '1'; 
              when "0010" => a <= '0'; b <= '0'; c <= '1'; d <= '0'; e <= '0'; f <= '1'; g <= '0';
              when "0011" =>  a <= '0'; b <= '0'; c <= '0'; d <= '0'; e <= '1'; f <= '1'; g <= '0';
              when "0100" =>  a <= '1'; b <= '0'; c <= '0'; d <= '1'; e <= '1'; f <= '0'; g <= '0';
              when "0101" => a <= '0'; b <= '1'; c <= '0'; d <= '0'; e <= '1'; f <= '0'; g <= '0';
              when "0110" => a <= '0'; b <= '1'; c <= '0'; d <= '0'; e <= '0'; f <= '0'; g <= '0';
              when "0111" => a <= '0'; b <= '0'; c <= '0'; d <= '1'; e <= '1'; f <= '1'; g <= '1';
              when "1000" =>  a <= '0'; b <= '0'; c <= '0'; d <= '0'; e <= '0'; f <= '0'; g <= '0';
              when "1001" => a <= '0'; b <= '0'; c <= '0'; d <= '0'; e <= '1'; f <= '0'; g <= '0';
              when others => a <= '1'; b <= '1'; c <= '1'; d <= '1'; e <= '1'; f <= '1'; g <= '0';
            end case;
    end process;
end arch;

library ieee;
use ieee.std_logic_1164.all;

entity tb_Seg7_Comp is
end tb_Seg7_Comp;

architecture tb of tb_Seg7_Comp is

    component Seg7_Comp
        port (S_1    : in std_logic;
              led_o  : out std_logic_vector (6 downto 0);
              reset  : in std_logic;
              areset : in std_logic;
              inclk0 : in std_logic;
              y      : out std_logic;
              locked : out std_logic);
    end component;

    signal S_1    : std_logic;
    signal led_o  : std_logic_vector (6 downto 0);
    signal reset  : std_logic;
    signal areset : std_logic;
    signal inclk0 : std_logic;
    signal y      : std_logic;
    signal locked : std_logic;

    constant TbPeriod : time := 1000 ns; -- EDIT Put right period here
    signal TbClock : std_logic := '0';
    signal TbSimEnded : std_logic := '0';

begin

    dut : Seg7_Comp
    port map (S_1    => S_1,
              led_o  => led_o,
              reset  => reset,
              areset => areset,
              inclk0 => inclk0,
              y      => y,
              locked => locked);

    -- Clock generation
    TbClock <= not TbClock after TbPeriod/2 when TbSimEnded /= '1' else '0';

    -- EDIT: Check that inclk0 is really your main clock signal
    inclk0 <= TbClock;

    stimuli : process
    begin
        -- EDIT Adapt initialization as needed
        S_1 <= '1' AFTER 0ps,'1' AFTER 10ps,'0' AFTER 20ps,'1' AFTER 30ps,'0' AFTER 40ps, '1' AFTER 50ps,'0' AFTER 60ps,'1' AFTER 70ps;
        areset <= '0';

        -- Reset generation
        -- EDIT: Check that reset is really your reset signal
        reset <= '0';
        wait for 100 ns;
        reset <= '0';
        wait for 100 ns;

        -- EDIT Add stimuli here
        wait for 100 * TbPeriod;

        -- Stop the clock and hence terminate the simulation
        TbSimEnded <= '1';
        wait;
    end process;

end tb;



configuration cfg_tb_Seg7_Comp of tb_Seg7_Comp is
    for tb
    end for;
end cfg_tb_Seg7_Comp;

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Wolfgang schrieb:
> elsif (S_1 = '1') then
Wie ich gleich zu Anfang schrieb:
>>>> Dann solltest du dich noch zum Thema "Eintakten" bzw.
>>>> "Einsynchronisieren" schlau machen, denn sonst wird dein Messwert dann
>>>> und wann "spinnen".

>        variable   cnt    : integer range 0 to 2147483647;
Warum verwendest du da völlig unnötigerweise eine Variable statt eines 
Signals?
Siehe Beitrag "Variable vs Signal"

> Ich will, wenn der Sensor was entdeckt, das auf der 7-Seg. anzeige
> hochgezählt wird (x++).
Und das funktioniert in der Testbench?
Was passiert damit auf der Hardware? Welche Fehlermeldung bekommst du 
von welchem Teil welcher Toolchain?

> ich habe hier denn ganzen code gepostet.
Häng das doch besser als *.vhdl Dateien an, wie über jedem 
Texteingabefeld hier steht:

Antwort schreiben
Wichtige Regeln - erst lesen, dann posten!
   * Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

In dem "ganzen Code" fehlt die Entity Seg7_Comp, das sollte vermutlich 
das Toplevel-Modul sein.
Was hat das gepostete Bild mit der Aufgabe zu tun? Zeigt das Bild die 
Module, die du implementieren und verdrahten sollst?

[-gb- (Gast)]

Lothar M. schrieb:
> unnötigerweise ein Signal?

Eine Variable. Und genau das ist auch das Problem. cnt ist 0 und wird in 
dem Takt maximal 1. Also ist auch q nur ab und zu mal für einen Takt 
lang 1.

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

-gb- schrieb:
> Lothar M. schrieb:
>> unnötigerweise ein Signal?
> Eine Variable.
Aaargh... ich habs korrigiert.
Für Anfänger gilt: man benutzt keine Variable, wenn man nicht unbedingt 
eine braucht.

-gb- schrieb:
> Eine Variable. Und genau das ist auch das Problem. cnt ist 0 und wird in
> dem Takt maximal 1. Also ist auch q nur ab und zu mal für einen Takt
> lang 1.
cnt ist eine speichernde Variable (das ist fast schon ein 
Kündigungsgrund!) und zählt mangels Flankenerkennung bei Betätigung von 
S1 mit der Taktgeschwindigkeit hoch.
Also mal angenommen, der clk ist 50MHz und der Sensor belegt den S1 für 
1 ms, dann hat der cnt schon auf 50000 hochgezählt...

Darüber hinaus ist auch die Sensitivliste des Prozesses überdefiniert, 
denn Wolfgang schrieb:
> process (S_1, clk,reset)
Der Prozess ist vollkommen synchron zum clk und deshalb ausschließlich 
auf clk sensitv. Aus diesem Grund gehört auch nur clk in die Liste.

[Gustl B. (-gb-)]

Wolfgang schrieb:
> Quartus 2
> FPGA: DE10-Lite
> Ich will, wenn der Sensor was entdeckt, das auf der 7-Seg. anzeige
> hochgezählt wird (x++).
> ich habe hier denn ganzen code gepostet.

Und die restlichen Details? Inhalt der Fehlermeldung? Beim Code fehlt
das Toplevel "Seg7_Comp".

Edith hat gerade

S_1 <= '1' AFTER 0ps,'1' AFTER 10ps,'0' AFTER 20ps,'1' AFTER 30ps,'0'
AFTER 40ps, '1' AFTER 50ps,'0' AFTER 60ps,'1' AFTER 70ps;

in der Testbench gefunden. Das sind eben echt kleine Zeiten. In der
Simulation geht das, aber das was dann auf der Hardware gemacht wird
wird sich von der Simulation deutlich unterscheiden. Daher: Simuliere
immer möglichst so wie du es auch auf der Hardware erwarten würdest.
Miss mit dem Oszi wie lange S_1 high und low ist und dann beschreibe das
so in deiner Testbench.

Edith hat hier
S_1     : std_logic; --sensor signal
noch ein fehlendes in oder out gefunden.

Lothar M. schrieb:
> cnt ist eine speichernde Variable

Jap tatsächlich.

Jetzt mit Bildchen sim.png man sieht schön, dass ein zweiter Puls
an S_1 nichts mehr an der Anzeige ändert.