Projekt Universeller Analogeingang für FPGA-basiertes Oszilloskop

Aus der Mikrocontroller.net Artikelsammlung, mit Beiträgen verschiedener Autoren (siehe Versionsgeschichte)
Wechseln zu: Navigation, Suche

Diese Projektseite definiert einen universellen Analogeingang für FPGA-basierte Oszilloskope, Spektrumanalysatoren und Logikanalysatoren.

Forum: Diskussionsseite zum Projekt


Projekt

Projektstatus

Das Projekt ist in Planung

Kostenziel

Zeitplan

Konzept

Feature List

Hier bitte die gewünschten Features eintragen:

  • Kalibierspannungen mit Abgleichfunktion
  • kalibierte Offsetspannungen für Eingangsverschiebung
  • grosser, AC-tauglicher common mode-freier Schiebebereich
  • Einstellbare Eingangsverstärkung
  • Automatische Eingangsverstärkungsregelung (automatic gain control)
  • Mischer für Eingangsspannungen
  • Analoger Differenzbildner
  • Eingangswahlschalter für Signalquelle(n) / GND
  • Eingangskopplung DC, AC
  • Eingangsdämpfung HF, LF
  • zuschaltbarer Terminator 50Ω, 75Ω
  • über Relais einstellbarer Eingangsspannungsteiler, welche Relais genau wäre zu klären, Teilung 1:10 und 1:100
  • zuschaltbarer 50Ω-Abschluss-Widerstand für max. 40Vpp am Eingang (5V/div)
  • umschaltbare AC/DC-Kopplung, wer das lieber in Software realisieren mag bestückt den AC-Teil einfach nicht
  • möglichst große und einstellbare Analogbandbreite für den vielseitigen Einsatz
  • zusätzliche Bandbreitenbegrenzung (entfällt bei Einsatz des LMH6518)
  • über DAC einstellbare Offset-Verschiebung, auch hier gilt wieder, wer das in Software mit den digitalisierten Werten realisieren mag bestückt den Teil einfach wieder nicht, es wäre zu klären was für ein DAC zum Einsatz kommen soll (16bit?)
  • AA-Filter sollten genauso wenig auf der Eingangsstufe platziert sein wie auch ggf. notwendige zusätzliche ADC-Treiber, das erhöht die Flexibilität der Eingangsstufe und mögliche Einsatzzwecke, sie gehören daher auf die ADC-Platine
  • zentrale Spannungsversorgung, aus der alle weiteren Spannungen abgeleitet werden, das erhöht die Betriebssicherheit
  • zu klären wäre, wie sämtliche Interfaces (DAC, SPI, CM-Spannungen) ausgestaltet werden sollen
  • Ground-Coupling, möglichst an der BNC-Buchse, um das tatsächliche Eingangsrauschen der gesamten Stufe samt Eingangsspannungsteiler beurteilen zu können
  • Einschleifen eines Testsignals zur Geräte-Kalibrierung
  • verschiedene Kalibrierspannungen

bei Einsatz des LMH6518:

  • herausgeführte CM-Anschlüsse für MainOut und AuxOut, damit die Möglichkeit besteht beides an entsprechende Zusatz-Module anzupassen
  • über Koax-Anschlüsse herausgeführtes diff. MainOut und diff. AuxOut (50Ω-Technik, vorzugsweise SMA oder SMB)
  • Potentialfreie (galvanisch getrennte) Analog Eingänge
  • mehrere unterschiedlich steile / flache AA-Filter


Realisierung

Zielplattformen

  • Terasic DE2-115 Altera Cyclone 4
  • Digilent Xilinx Spartan 3E Dev board
  • Digilent Spartan 3E
  • Digilent Xilinx Spartan 3A Dev board
  • Digilent Atlys / Nexys
  • Trenz Spartan 6 SLX45, TE630 SLX75
  • AVNET LX150T
  • SUMP-LA (?)

Digitale Funktionen

Hier bitte die gewünschten, realisierten digitalen Funktionen eintragen:

  • Anstatt eines Mini-TFT 640×320 oder einer kleinen Oszi-Röhre, eine übersichtliche Ausgabe im Breitbild auf TFT mit > 1024 Punkten
  • Mehrer Bildschirme für FFT, Spektrum, Mathematik, Analogfunktionen, z.B: parallele Ausgabe von totalem Bildschirm und gezoomtem Bildschirm auf zwei Monitoren und parallele Ausgabe von FFT, Spektrum der eingehenden Signale, mathematische Funktonen auf drittem Monitor
  • statt fest eingebranntem 10×8–Gitter eine bequeme und stufenlose Zoomfunktion mit Autoskalierung, die dynamisch angepasst ist,
  • geschickte(re) Farbgebung, damit "Strahl" und "Gitter" differenzierbar sind und trotzdem direkt zur Messung verwendet werden können
  • real time FFT mit z.B. 64k, damit man auch etwas Auflösung hat
  • statt langsamer Übertragungsrate zum PC, hohe Updatraten in Realzeit mit ausreichend geringer Latenz nahe Null, so dass 75Hz verzögerungsfrei dargestellt werden können,
  • real time interpreter für eigenes serielles Daten-Protokoll (in openVHDL leicht machbar)
  • Verzerrungsmessgerät THDN auf der Basis von FFT und Vergleichseingang
  • Screen-Splitting, wählbare Aufteilung des Bildschirmes (1,2,4 Subframes) in verschiedene Teilbereiche, in denen unterschiedliche Signaldarstellungen laufen
  • Ausgabe der gewonnenen Daten über USB / Ethernet an PC


Designunterlagen

Vorhandene Designs und Sourcen

Auf diese Designs und Sourcen die bereits realisiert sind, kann für eigene FPGA-Entwicklungen zurückgegriffen werden:

interne

externe

  • SUMP Logic Analyzer
  • Bithound Analyzer
  • Logic sniffer open workbench

Themenverwandte Links auf Mikrocontroller.net

Digital Oszilloskop FPGA

FPGA Oszilloskop mit VGA Ausgang

BitHound - FPGA Logic Analyzer

Open Workbench Logic Sniffer - taugt der was?

Digilent Atlys (mit Spartan6).

Welec Projekt

Welec Projekt - Hardware

Welec Projekt - Software

Sampling Osci Input Stage

Themenverwandte externe Links