Forum: FPGA, VHDL & Co.


Fragen zur Anwendung von CPLD & FPGA, VHDL, Verilog usw.


Betreff Autor Antworten Letzter Beitrag
Entscheidungshilfe FPGA oder µC Stefan K. 16
Altera & ModelSim Peter 4
Quarzoszillator von 5V auf 1,8V Michael 12
Virtuelle Jumper per CPLD Dieter Engelhardt 3
uC ersetzen?! Der Lars 8
vhdl ISE10.1 simulation klappt nicht ajax 4
Xilinx: CLK not placed in an optimal clock IOB site ? Gast 1
einstellbarer Taktteiler in VHDL Boris M. 27
ML403 über USB programmierbar ? Hans-Werner 2
Timing Constraints und FF-Enable in ISE Hans 4
Timing bei Flipflops daniel 4
XESS XSA-3S1000 und SDRAM Jan Ziehnert 10
Daten "verlangsamen" Der Lars 7
Spannung(en) am MAXIIG Marc08 1
Wie zwei Taktsignale in einem Prozess verarbeiten? Peterchen 22
Interessantes günstiges Spartan Eval-Board Oliver Simmank 42
timespec für internen Takt aus DCM-Modul Bustel 2
Variablenfehler VHDL-Neuling 29
Frequenzverdoppler in VHDL? Peterchen 13
CPLD bei 20MHz Clock Marc08 12
zähler programmieren Sandra Tsang 18
Restriktionen bei ModelSIM XE Xlilinxbenutzer 5
ModelSim SE, Einschränkungen Juri Lechner 15
report bzw. textio von std_logic_vector in Hex und Bin Matthias G. 1
Microblaze Performance ChrisB 40
Platzierung von IOB FFs in Xilinx FPGAs Maik 3
Generischen RAM mit Daten vorbelegen Jan M. 8
Altera Cyclone III clock - spannung? Tobi 6
Probleme mit der Synario bei dem Baustein 1016E pascal 4
A/D-Wandler Xlinx-Board Gast 15
Ethernet Lite lwIP Robert Schelkle 2
Altera ByteBlasterMV an Notebook Bane 2
JTAG Programmierung mit Xilinx Impact Problem Daniel 49
SDRAM Memory-Controller Max Forster 7
PLL direkt auf Ausgang und abschaltbare Clock mit Output DDR Registern Matthias 6
Sonderzeichen im Sting Matthias G. 6
ChipScope-Analyse bei nur teilweise clockenden Designs Paul 3
ISE 10.1: translate findet nets aus dem ucf-file nicht im schematics Ingo 2
double floating-point IEEE 754 nach ASCII für LCD Oliver Ho 4
Programm im SRAM (statt BRAM) ausführen Andreas N. 1
Schaltregler mit ADC und über PID-Regler gesteuerte PWM Matthias G. 5
Reconfigurierbare PLL Stratix II Verzweifelt 3
Tipps zur Fehlersuche gesucht Hans-Werner 16
Tesbench X abfragen MW 5
übersetzung von "stall time" Junwei Yan 2
Schleifen in Zustandsmaschinen die Zweite Hans-Werner 7
Content-Addressable-Memory in VHDL Heidi Rasch 10
MAXII internal Clock Marc08 2
Digilent Schaltplan Nik N. 2
Zugriff über Testpattern auf Konstanten einer Library Matthias G. 5
Probleme beim Programmieren Spartan3 Giggi 5