www.mikrocontroller.net

FET

Inhaltsverzeichnis

[Bearbeiten] Einleitung

FET = Feld Effekt Transistor; allgemeine Bezeichung für alle Typen
MOSFET = Metall Oxide Semiconductor Feld Effekt Transistor; größte Teilgruppe der FETs mit isoliertem Gate

Der FET ist ein Bauelement, das im Gegensatz zum Bipolartransistor (BJT) mit Spannung und nicht mit Strom gesteuert wird. Die drei Anschlüsse eines FETs werden "Gate", "Drain" und "Source" genannt. Unter Umständen ist ein vierter Anschluß vorhanden, der "Bulk" genannt wird. Normalerweise ist "Bulk" intern mit "Source" verbunden, wenn dies nicht der Fall ist muss diese Verbindung durch den Designer in der Schaltung hergestellt werden.

FETs werden hauptsächlich unterschieden in N-Kanal und P-Kanal, sowie "selbst sperrend = Anreicherungstyp" und "selbst leitend = Verarmungstyp". Beim selbst leitenden FET wird der Transistor durch anlegen einer Spannung gesperrt, beim selbst sperrenden FET (Standard) wird der Transistor durch anlegen einer Spannung leitend. Ist die "Bulk" Linie durchgezogen handelt es sich um einen selbstleitenden, bei einer gestrichelten Linie um einen selbstsperrenden FET. Trotz dieser Definition kann man sich darauf nicht zu 100% verlassen. Im weiteren Artikel wird nur mehr der "selbst sperrende" FET betrachtet.

[Bearbeiten] Vorteile des FET

  • Meist niedrigere Verluste als bei Bipolartransistoren.
  • Sehr schnelles Schalten möglich, daher für sehr hohe Frequenzen geeignet (keine Speicherzeit wie beim BJT).
  • Einfaches parallelschalten im Schaltbetrieb, da Unterschiede im RDS,on durch den positiven Temperaturkoeffizienten ausgeglichen werden.
  • Leistungslose Ansteuerung im statischen Fall, jedoch hohe Umladeverluste! am Gate
  • oft preiswerter als vergleichbare Bipolartransistoren (BJT)
  • Relativ unempfindlich gegen Überspannung zwischen Drain und Source. Bei Überschreitung der Maximalspannung zwischen Drain und Source findet ein sogenannter "Durchbruch" statt. Dies ist vergleichbar mit dem Zener-Effekt. Ist die Energiemenge begrenzt, ist dieser Durchbruch reversibel und der FET wird NICHT zerstört.

[Bearbeiten] Nachteile des FET

  • Nur bedingt für hohe Spannungen geeignet (Verluste sind ab ca. 250V höher als bei einem IGBT).
  • Parasitäre Diode parallel zur Drain-Source Strecke ist immer enthalten, das (Ab-)Schaltverhalten dieser Dioden ist meist schlechter als separate Dioden, was häufig zu unerwünschten Schwingungen führt.
  • Empfindlicher gegen ESD am Gate als BJT
  • Positiver Temperaturkoeffizient (TK), der RDS,on ist stark temperaturabhängig und steigt von 25°C (Datenblattangabe) auf 150°C ungefähr um den Faktor 2. Dadurch steigen auch die Verluste und damit die Erwärmung des Bauteiles.

[Bearbeiten] Erklärung der wichtigsten Datenblattwerte

Parameter Symbol Wert (Beispiel) Erklärung
Drain Source (Breakdown) Voltage V(BR)_DSS oder V_DS 75V Maximale Spannungsfestigkeit des Bauteiles
Continuous Drain current I_D(on) 55A @125°C Max Dauerstrom bei 125°C Gehäusetemperatur
Pulsed Drain Current ID_pulse oder I_CD(on) 240A Maximaler Pulsstrom (Achtung die zulässige Zeitdauer des Pulses kann nur über die maximale Junctiontemperatur ermittelt werden)
Repetetive Avalange Energy t_sc 280mJ Maximale Energie, die z. B. mit einem Puls/Pausen Verhältnis von 1% regelmäßig auftreten darf ohne den FET zu schädigen
Drain-Source ON Resistance R_DS_on 0,01Ohm Widerstand des eingeschalteten FETs bei 25°C, V_GS = 10V und ID = 30A
Drain-Source ON Resistance R_DS_on 0,021Ohm Widerstand des eingeschalteten FETs bei 175°C, V_GS = 10V und ID = 30A
Thermal Resistance (junction-case) R_th_JC 0,8K/W Thermischer Widerstand im Transistor von der leitenden Siliziumschicht bis zur Rückseite des Transistorgehäuses
Gate-Source Thresold Voltage V_GS(th) 2,0-4,5V Gatespannungslevel, ab dem der Transistor überhaupt leitend wird, hier als Bereich angegeben
Turn-on Delay t_d(on) 40ns Verzögerung zwischen dem Einschalten am Gate bis zur Reaktion am Transistorstrom
Rise Time t_r 200ns Anstiegszeit des Transistorstromes
Turn-off Delay t_d(off) 120ns Verzögerung zwischen Abschalten am Gate bis zur Reaktion am Transistorstrom
Fall Time t_f 60ns Abfallzeit des Transistorstromes

Die o.g. Zeiten gelten ausschließlich unter den angegebenen Randbedingungen (Gatewiderstand, Treiberspannung, etc.) und müssen für die eigene Anwendung neu berechnet werden. Achtung: Die Tabelle ist nur für eine Temperatur von 25° C gültig !!

Parasitäre Diode des FETs
Parameter Symbol Value (Beispiel) Erklärung
Continuous Current (Diode) I_S 75A Max Dauerstrom der parasitären Diode
Forward Voltage (Diode) V_SD 1,0..1,3V Spannungsfall an der parasitären Diode
Reverse Recovery Time t_rr 80..120ns Zeit, die die Elektronen brauchen um aus der leitenden Diode vollständig abzufließen. Während dieser Zeit fließt der Strom in Rückwärtsrichtung durch die Diode.
Reverse Recovery Charge Q_rr 60nQ Ladungsmenge, die während t_rr rückwärts duch die Diode fließt.
Reverse Recovery Charge Q_rr 60nQ Ladungsmenge, die während t_rr rückwärts duch die Diode fließt.

[Bearbeiten] Haupttypen und Gatespannungslevel

[Bearbeiten] Unterschied N-Kanal / P-Kanal FET

Im Schaltsymbol werden die MOSFET-Typen meist durch die Pfeilrichtung in der Mitte des Symbols (eigentlich "Bulk") vom oder zum Gate unterschieden. Deutet der Pfeil zum Gate hin, handelt es sich um einen N-Kanal-FET, deutet der Pfeil vom Gate weg, um einen P-Kanal FET.

Der große Vorteil des N-Kanal FETs (Elektronenleitung) ist, daß er immer niederohmiger ist, als ein gleich großer P-Kanal FET (Löcherleitung). Daher sind P-Kanal Typen bei vergleichbaren Werten auch immer größer = teuerer da weniger Chips auf einem Wafer Platz haben..

Beim N-Kanal FET muss die Gatespannung positiv gegenüber Source sein. Dabei wird der FET dann leitend, wenn die sogenannte "turn-on threshold" die Einschaltschwelle - die auch im Datenblatt genannt ist - erreicht wird. Eine typische Anwendung ist z. B. ein Low Side Schalter. d.h. Source an GND, Drain an die Last, Ansteuerung des N-Kanal FETs mit 12V gleichbedeutend mit 12V ÜBER den Source = GND Potential.

Beim P-Kanal FET muss die Gatespannung negativ gegenüber Source sein. Eine typische Anwendung ist z. B. ein High-Side-Schalter. Source an z. B. 400V, Drain an die Last, Ansteuerung des P-Kanal FETs mit 388V also 12V UNTER dem Sourcepotential.

Natürlich kann dieser High-Side-Schalter auch mit einem N-Kanal FET realisiert werden, was in diesem Fall eine zusätzliche Spannungsquelle bedeutet, denn der FET wird dann mit 412V eingeschaltet. Beim P-Kanal FET ist diese zusätzliche Spannungsquelle nicht erforderlich.

[Bearbeiten] Unterschied Logic-Level / "Normal"-Level

Den meisten FETs ist gemein, daß sie mit einer Spannung von 12..15V angesteuert werden müssen, um den minimalen Einschaltwiderstand nutzen zu können. Diese FETs lassen sich nicht ohne Weiteres mit einem TTL-Pegel von 5V ansteuern. Es gibt jedoch für diesen Anwendungsfall sogenannte "Logic-Level" (LL) FETs, die schon bei einer Gate-Spannung von etwa 4,5V voll durchgesteuert = leitend sind. Einige Kleinsignal-FETs sind schon ab ca. 1,2V voll durchgesteuert.

[Bearbeiten] Beispiel zur Bauteiledimensionierung

[Bearbeiten] Spannungsfestigkeit

Die höchste vorkommende Betriebsspannung + Abschaltüberspannung soll kleiner als ca. 80% der Spannungsfestigkeit des Bauteiles sein.

Achtung: Zwischen dem je nach Anwendungsfall erforderlichen Pufferkondensator und dem FET wird es immer eine parasitäre Induktivität geben. Abhängig von Schaltgeschwindigkeit und Induktivität wird im Schaltmoment eine mehr oder weniger große Übrspannungsspitze produziert. Dieser Peak addiert sich auf die aktuelle Versorgungsspannung.

Überschlagsrechnung als Beispiel:

  • Schaltgeschwindigkeit: dI/dt = 100A/µs (= Abschalten von 5A innerhalb 50ns),
  • Induktivität: L = 1µH (~ 1 m loses, ungebündeltes Kabel)
  • dU=-L*dI/dt = -1µH * 100A / 1µs = 100V

Dies bedeutet, daß an der "Induktivität" zwischen Transistor und Kondensator - Aufgrund von Selbstinduktion im Schaltmoment - ein Überspannungspuls von ca. 100V entsteht, der auf die Betriebsspannung aufzuschlagen ist.

[Bearbeiten] Stromtragfähigkeit

In jedem Datenblatt ist eine Stromtragfähigkeit bei 25°C, und meist noch bei einer höheren Temperatur z.B. 125°C, 150°C oder 175°C Kühlfahnentemperatur angegeben. Dieser Wert ist als ERSTE Entscheidungsgrundlage ausreichend, aber aus der theoretisch abführbaren Verlustleistung errechnet, und

  • dient zum qualitativen Vergleich von Transitoren bezüglich ihres R_ds(on) und ihres Wärmewiderstands.
  • ist für die Dimensionierung einer Schaltung nur als Richtwerte zu interpretieren.
  • ist ohne Schaltverluste genannt, und daher nur für einen Schaltbetrieb von wenigen Hz gültig. Außerdem wird ein annähernd idealer Kühlkörper unterstellt, der trotz der Verlustleistung das Gehäuse des Transistors auf der angegebenen Temperatur halten kann.
  • entbindet einen nicht davon den Kopf einzuschalten... siehe die nachfolgenden Zeilen.
  • Liegt der Strom für den die Schaltung entwickelt wird mit ca. 10..20% Abstand unter dem Datenblattwert von 125°C ist dieses Bauteil vermutlich verwendbar (siehe Detailberechnungen unten !).
  • Ist der benötigte Strom im Bereich oder größer als der zulässige bei 125°C sollte entweder ein anderer Typ eingesetzt oder mehrere FETs parallel geschaltet werden.


[Bearbeiten] Verlustleistung (Näherung für eine getaktete Anwendung)

In einem Transistor treten sowohl beim ein- und ausschalten, als auch während der "ein" Zeit Verluste im Bauteil auf. Diese Verluste führen zu einer Bauteilerwärmung. Die dabei entstehende Temperatur darf die maximal zulässige Bauteiletemperatur nie überschreiten. Bei den ersten Projekten ist zu empfehlen eine (berechnete) Chiptemperatur von ca. 125°C nicht zu überschreiten. Fast alle aktuell verfügbaren FETs nennen im Datenblatt eine Temperatur von 175°C als ihre maximale Chiptemperatur.

Beispiel
Parameter Symbol Wert
Betriebsspannung U_N 70 V
Nennstrom I_N 30 A
Drain-Source Widerstand bei einer Chiptemperatur von 125°C und einer Gatespannung von 10V R_DS_on 17 mOhm
on-Zeit t_on 150 µs,
Schaltfrequenz f_schalt 5 kHz, (T = 200µs)
Einschaltzeit (risetime) t_r 500 ns
Ausschaltzeit (falltime ) t_f 800 ns


[Bearbeiten] On-Verluste

P_on = I_N² * R_DS_on * t_on /T = 30A² * 17mOhm *150µs / 200µs = 11,5W


[Bearbeiten] Schaltverluste (vereinfachter Ansatz) 

 Einschalten:
 P_sw_r = 0,5 * U_N * I_N * t_r/T 
         = 0,5 * 70V * 30A * 500ns / 200µs = 2,6W 
 (Oder alternativ und genauer, wenn bekannt, P_sw_r = f_schalt * E_on d.h. Schaltrequenz mal Einschaltverlustenergie.
  Aber Achtung... die  Randbedingungen unter denen die genannte Energie ermittelt wurde müssen genau so zutreffen.)

 Ausschalten:
 P_sw_f = 0,5 * U_N * I_N * t_f/T  
          = 0,5 * 70V * 30A * 800ns / 200µs = 3,7W
 (Oder alternativ und genauer, wenn bekannt, P_sw_f = f_schalt * E_off d.h. Schaltrequenz mal Einschaltverlustenergie.
  Aber Achtung... die  Randbedingungen unter denen die genannte Energie ermittelt wurde müssen genau so zutreffen.)

Die Gesamtverlustleistung beträgt also in etwa 18W.

Damit muß ein entsprechender Kühlkörper ausgelegt, und die Chiptemperatur berechnet werden. z. B.:

  • Kühlkörper mit einem R_th von 0,2K/W
  • max. Umgebungstemperatur +60°C
  • R_th "junction-case" des FETs 0,8K/W
  • R_th der Wärmeleitfolie zwischen FET und Kühlkörper ca. 2,0K/W
  • R_th gesamt: 3,0K/W
  • Bei einer Verlustleistung von 18W und einer Umgebungstemperatur von 60°C hat der Chip eine Temperatur von ca. 18W * 3,0K/W +60°C = 114°C. ==> o.k.!

Unter Berücksichtigung der Tatsache, daß hier viele Vereinfachungen vorgenommen, und die Art der Last nicht beachtet wurde, ist es sinnvoll einigen Sicherheitsabstand zu den zulässigen Maximalwerten einzuhalten, daher ist empfehlenswert die Chiptemperatur auf einen Bereich von ca. 125°C zu beschränken. Darüber sollte der Entwickler wissen was er/sie tut.

Des Weiteren ist hier die parasitäre Diode im FET nocht berücksichtigt. wenn während der "off" Zeit ein Strom über die Diode fließt, muß die dadurch zusätzlich entstehende Verlustleistung in die obige Berechnung der maximalen Chiptemperatur mit einfließen

[Bearbeiten] Treiberleistung

Auch wenn der MOSFET ein spannungsgesteuertes Bauelement ist, muss trotzdem bei jedem Einschalten und bei jedem Ausschalten die Gatekappazität umgeladen werden. Bei eingen wenigen Leistungs-FET muss sogar teilweise mit negativer Spannung am Gate gearbeitet werden, um eine vollständige Sperrung zu erreichen. Diese Umladung muss möglichst schnell erfolgen, um die Verluste im FET während der Umschaltphase zu minimieren. Dazu verwendet man einen Mosfet-Treiber. Da die Gatekapazität nicht direkt im Datenblatt enthalten ist kann man sich mit der Eingangskapazität Ciss behelfen. Im Arbeitspunkt ist die Gatekapazität ungefähr 5x größer als der im Datenblatt für Ciss angegebene Wert. Daher berechnet sich die Treiberleistung wie folgt:

P_{Treiber} = C \cdot U^2 \cdot f = 5 \cdot C_{iss} \cdot U_{Gate}^2 \cdot f_{schalt}

1.Beispiel, kleine MOSFET-Steuerung mit niedriger Leistung und Frequenz.

P_{treiber} = 5 \cdot 4,8nF \cdot 15V^2 \cdot 10kHz = 54mW

2.Beispiel, sehr große MOSFET-Steuerung für Induktionsheizung mit sehr hoher Leistung und Frequenz.

P_{treiber} = 5 \cdot 24nF \cdot 15V^2 \cdot 250kHz = 6,75W

Aber Achtung, so ein MOSFET-Treiber hat auch einen Eigenverbrauch der leicht zwischen 0,5 und 1 W liegen kann.

[Bearbeiten] Zusätzliche Hinweise

Definition LS- und HS:

Low-Side - Schalter, der FET schaltet eine Last gegen GND - auch als LS-Schalter bezeichnet.

High-Side - Schalter, der FET schaltet eine Last an die Versorgungsspannung - auch als HS-Schalter bezeichnet.

Anregungen oder Fragen bitte per PN an "Powerfreak" Dieser Artikel soll dadurch regelmäßig erweitert und ggf. durch ein FAQ ergänzt werden.

[Bearbeiten] Siehe auch

[Bearbeiten] Weblinks

Von „http://www.mikrocontroller.net/articles/FET“
webmaster@mikrocontroller.net – Impressum – Nutzungsbedingungen – Werbung auf Mikrocontroller.net