Forum: FPGA, VHDL & Co.


Fragen zur Anwendung von CPLD & FPGA, VHDL, Verilog usw.


Betreff Autor Antworten Letzter Beitrag
PPC, Spartan3DSP => DMA/Bus Problem Andi 11
JTAG auf Coolrunner Starterkit Andre I. 3
Alternative Prozess-Beschreibung Heinze78 17
LVDS mit Spartan3A DSP Andi 3
.jed (jedec) File ins CPLD brennen. berndl 5
74LS573 und 74LS245 im CPLD nachbilden nummernschalter 15
[VHDL] Use vor jeder Entity, was ist mit Library? Matthias Larisch 5
neue Typen in VHDL Andreas 2
struct in VHDL Gabriel 3
Allgemein Messen von 'Z' Steffen Böttcher 10
Große FPGA-Projekte (Viele Slices) Chris 14
Paralleles Flash mit Spartan-3AN klaus 17
Spartan 3AN und UCF File Christian M. 13
port map (Verständnis?-) Problem Anfänger 3
Fitter: 107 % Design paßt in CPLD Karlheinz 6
Spartan3 Taktvervielfachung per DCM Thomas 8
while not endfile Kasper 5
Xilinx ISE - immer wieder cleanup nötig Frank 8
Ist FPGA programmierung eine Hardwareentwicklung oder Softwareentwicklung? Kick Beer 31
PWM Signal erzeugen Milan Micheal 16
VHDL Libraries und ihre sinnvolle Verwendung Mathias Hörtnagl 4
Pegel um halbe Taktrate verlängern mit CPLD Läubi .. 14
wie Chipselect bei SPI steuern? Anfänger 4
EmbDev.net communication FPGA-PC Salam Salim 1
XPS nach ISE Problem Paul 1
Maximalfrequenz eines Spartan 3 OliverKroll 15
Xilinx Spartan; Auswahl der Hardware Marquardt Alexander 6
signed division in VHDL Gregor der Dritte 5
Generic langsamer als hart kodiert? Anfänger 4
Lattice FPGA gescriptet flashen Nephilim 4
suche spartan 3e boards Herbert Mueller 1
RAM Initialisierung in VHDL Flori K. 16
std_logic_vector minus 1 Gabriel 5
Schnittstelle FPGA Matlab Midnight 15
Frage zum 64bit DDR2 Interface Andi 4
D-Flip Flop: Daten werden nicht übernommen Karlheinz 8
Normen für Blockdiagramme? Veit H. 4
Ideen für interresante FPGA Projekte Bernhard Köhler 38
Probleme mit dem GAL 22V10D25LP herbert 3
Modelsim: locale Signale anzeigen Michael Sauron 3
Mit VHDL anfangen Bastler 6
VHDL ifdef gefunden (zumindest bei Xilinx)? Anfänger 4
Display DG16080 Ansteuerung (vhdl) Iulius 28
externe clock beim MachXO Lara 2
If-Abfrage und std_logic Hans-werner M. 11
Die Probleme eines Einsteigers: Boardwahl & Co Jan K. 16
Variabler Pulsgenerator, CPLD oder FPGA christian 10
Synchroner Reset in der Testbench Hans-werner M. 8
Alteras Cyclone, Setup- & Min. Hold-Time Wastl aus dem Wald 1
Core-Komponenten durch Register entkoppeln? dito 4
Test_FSM_Sender harri 8