Suchergebnisse für "+spi +slave +fpga"


Forum-Suche


Nur Beiträge neuer als
Sortieren nach

Anleitung

AVR PIC: Beiträge die "AVR" und "PIC" enthalten
"AVR vs. PIC": Beiträge die "AVR vs. PIC" enthalten
AVR -PIC: Beiträge in denen "AVR", aber nicht "PIC" vorkommt

214 Threads gefunden Suchergebnisse für "+spi +slave +fpga"

Betreff Autor Antworten Letzter Beitrag
HyperBus Ideen Gustl B. 79
Einfacher Feldbus für kleine FPGA Michi 16
8b10b mit CDR und frame detection Intel Max M. 43
Spartan Slave Serial Programming Gustav G. 8
XP2 - Datentransfer vom on-chip Flash zum SRAM Hei H. 2
Delta Sigma Demodulator (3 Kanäle) besser auf CPLD oder FPGA Spice 40
arduino Platine mit microCore und 100baseT Klaus S. 26
FPGAs in der Lehre (1, 2) Gerd 228
FPGA - embedded Linux Interconnect Ansatz Markus W. 14
Negativer Slack, falsch berechnet? Max F. 13
SPI Constraints Ole W. 6
Default Werte für Register/Zustände Ole W. 11
Xilinx USB schematic jetzt verfügbar (1, 2) Antti Lukats 203
Schieberegister als BRAM Tim S. 10
XC6SLX16 Spartan 6 Entwicklungsboard Carl 66
2 FPGAs bidirektional verbinden Tobias (. 44
Cyclone10CL025*Quartus Register mit Wert belegen zerstört Funktion an anderer Stelle Andreas R. 9
MAX10 via SPI konfigurieren Johannes J. 5
Ideen für FPGA-Projekte? Marius S. 191
FPGA evalboard mit 200 GPIOs Detlef _. 40
Simulation von Hold und Setup bei externen Chips Gregor 14
Suche Mitwirkende für Universal-FPGA board J. S. 162
ICE40UP NVCM programmieren Mampf F. 28
Genesys 2 (Xilinx Kintex 7): Audio-Codec Implementierung und Filteranbindung (1, 2) itse_me_mario 287
Vergleich stand alone ARM gegen internen ARM -gb- 7
Verbinden Xilinx Zynq 7000 mit einem externen µC Andre 14
HMCAD1520 FMC Eval Board Hans-Georg L. 19
SPI-Slave für FPGA sendet keine Daten Daniel K. 8
Nexys 4 DDR - accelerometer/Beschleunigungssensor Karlsson 14
iCE40 Configurierungsproblem Mark W. 4
Interne Tristate Signale entfernen Sebastian 10
ICE40UP PLL Problem Mampf F. 18
quartus nios 2 zugriff hdmi Geldesch B. 41
Lattice MachXO2, SPI, Programming Mode, Transparent, Offline, BACKGROUND_RECONFIG Ma K. 0
NIOS 2 Zugriff VHDL ohne Avalon ? Geldesch B. 7
Vivado Simulation Gustl B. 34
Entwicklung eines RAM mit Interface - Probleme mit der Synthese/Impl. Marcel 33
VHDL-SPI implementierung VHDL-Frage 26
Unterschied Beschreibung cpld und fpga Hopp Hobby 30
Fallende Flanke schreiben, steigende Flanke lesen Björn V. 10
VHDL Grundlagen Pin Zustand lesen, Flankenerkennung chris 49
Ethernet-Packets analysieren Markus 29
Wechsel von MachXP2 zu MachXO3 - Strom sparen? donozo 1
PIF_2 MachXO2-7000HC antwortet nicht Hans Tesche 8
4x4 Matrix Tastatur am FPGA Organist 60
Anzeigen und Manipulation von Variablen Thilo 6
Ethernet Datenstrom über mehrere FPGAs durchschleifen Ernst 13
Kleine FPGAs zum selber löten? Max MMM 46
Wie Anfangen? Welche Umgebung? Kai 17
Fehler beim Eintakten von Daten ins Schieberegister synchron mit externem CLK @ 25MHz Axel Krüger 12