Forum: FPGA, VHDL & Co.


Fragen zur Anwendung von CPLD & FPGA, VHDL, Verilog usw.


Betreff Autor Antworten Letzter Beitrag
Xilinx ISE: output pad net 'locked_s' has an illegal load: Heinrich H. 7
Suche Befehl eine einzelne Flanke Kurz 17
VHDL Code Für Sensirion SHT1x/SHT7x Hatschi 0
DPRAM Kollision Hatschi 5
INPUT_BK2 Pin als LVCMOS33 konfigurieren alex 1
Anderes Ergebnis bei POST-PLACE-Simulation Martin 1
FPGA Board Desin Christoph 5
gemeinsamer BRAM-Zugriff mittels OCM (PPC) und eigener Logi Stefan Behrendt 0
Buch von Rainer Jost - gutes Einsteigerbuch? Diodenes 8
HELP Exponentialfunktion Corina Thiel 5
FPGA/CPLD - Taktung Neuling 6
FPGA "Systemabsturz" Clemens 3
0 ist nicht 0, obwohl es 0 ist Christian Peters 14
Warum ist der Ausgang immer auf 1 Kurz 2
Standardabweichung im FPGA Maik Ritter 19
Fehler beim Compelieren Kurz 7
Timing Probleme durch Pullups Jan 14
Nichtgetaktet immer schlecht? Christian Peters 38
Schon wieder synchron/asynchron. Koblenzer 8
Xilinx und IP Core Peter Neugebauer 4
emacs in kombination mit modelsim Thomas 5
Reset für Anfänger Nik Nn 4
Ram im FPGA (BlockRam, FlipFlops, etc ) Nik Nn 8
Xilinx ISE: Instantiating black box module hhanff 6
Fehler im VHDL Code Kurz 5
Logikaufwand berechnen mit ModelSim SE? Philipp Donner 6
Spartan3e SK & DDR RAM Joerg B 6
10 Gigabit Transceiver Daniel Krause 3
Spartan 3e: Anfägerhilfe bei Flashspeicherung Fabs 4
Device dem ISE hinzufügen Hans 2
Problem mit I/O Ports HB 12
Immer noch Kompaktblitz Christian Peters 28
Modelsim SE 61.e mss 8
String in std_logic_vector tranformieren Klaus S. 13
FPGA-Einsteigerboard Julian M. 10
günstiger FPGA unter 2 Euro Michael 7
2 Clocks im Schieberegister Maik Ritter 24
GAL - welches file bzw format? Daniel R. 5
Teil eines Signals dynamisch auswählen (VHDL) Harald 27
Speichern der BIT-Datei in BlockRAM in Spartan-3 Salih Bayar 5
CPUs im FPGA als Spielecomputer uli 6
Suche kleines CPLD/FPGA mit ca 5000 Gatter und 8 I/O Benedikt Sauter 6
Welcher Strom steuert der FPGA Spartan 3 von Tren Rony 2
Programmierung eines Zustandsautomaten MARK 2
Wie erzeugt man mit ise aus schematic eine Netzliste? Otto Richter 1
Verständnisproblem bei Moore automat codierung Robert 13
Mein erstes XILINX-Programm, Fehlermeldung, jetzt mit Anhng Otto Richter 3
I2C core von open cores nutzen? Robert 2
Prozess und Wait Jan 10
Anfängerfrage zu Register in VHDL Der Deimos 8
Digilent's Zusatzmodule fürs S3E-Board? Techniker 4