Forum: FPGA, VHDL & Co.


Fragen zur Anwendung von CPLD & FPGA, VHDL, Verilog usw.

In diesem Forum werden englischsprachige Beiträge von EmbDev.net eingeblendet (Info). Englischsprachige Beiträge ausblenden

Betreff Autor Antworten Letzter Beitrag
EmbDev.net help: make the clock divider twice as fast or 2 Hz. johnsa 7
EmbDev.net getting started with fpga bebel 12
PLL input clock zu klein Andi M. 11
XNOR mit 4:1 MUX eq_structure 2
Timing Requierement not met.Das System funktioniert nicht GS 12
Signal mit 48kHz in 44,1kHz umwandeln PC-Verbinder 17
EmbDev.net Lattice MachXO2 EFB block Venkatesh Raju 3
ISE libs für ModelSim PE 10.4 Daniel R. 8
Verweis auf Marktplatz: FPGA-Board mit Zubehör Christian Schmidt 4
Frage zum Coolrunner II mit Buspirate über UrJtag Shawn S. 4
Datenflusssteuerung dergast 2
frage zu Datenflusssteuerung dergast 0
Wo altera Development Board kaufen uziuzi 12
Quartus II neues VHDL-file Vorlage ffff 6
Was ist das? Damian T. D. 5
300 MBit/s einfache FPGA -> PC verbindung Chris 13
EmbDev.net verilog error Ahmadsyazwan Syazwan 0
USBprog CPLD Starterkit Wie bauen? Xyz Xyz 37
EmbDev.net Design tool for a NOC Slim Hmidi 3
EmbDev.net Verilog error - can`t find solution Alexandru Chiser 9
EmbDev.net Ring Oscillator with Feedback Katta Satish 8
Xilinx ise webpack kein 32bit David 6
Clock MUX - Steuersignal wird als MRAM-Signal angesehen Rolf 1
Latticesemi und die verdammte Neugier Bürovorsteher 17
Bus mit mehren Sendern im FPGA FPGA noob 9
Xilinx Ise 14 Cygwin Makefile Spartan 3
Signalverschiebung - HIGH aktiv Jan 9
Muss man die Zustände in FSM synchronisieren? Magnetron 1
Lattice Diamond - Verhalten bei abgelaufener Lizenz Rüdiger Knörig 27
Systemkonfiguration: FPGA + Highspeed ADC Christian K. 10
kleines FPGA- baord mit AD-Wandlern gesucht Elektro Nick 8
SPI Clock Eingang Andreas Richter 3
Datan vom ADC deserialisieren mit framing. McCathy 3
MAX3002 und ALTERA FPGA mega-hz 4
EmbDev.net Place 30-574 Poor placement for routing between an IO pin and BUFG tj anderson 3
Wozu Taktdomänen? gasst 1
Xilinx MIG Userinterface Doku René D. 13
Abarbeitungsreihenfolge For-Schleife (generate) Codebeispiel Spice 8
VIVADO2014.4 VHDL 2008 Marco G. 7
Protokoll für Kommunikation zwischen zwei FPGAs Johannes 5
EmbDev.net How to call function on case statement (Verilog)? Monlak U. 1
Probleme mit CASE Syntax Rolf 6
FIFO läuft über GS 6
ise project navigator: implement design schlägt fehl axe 2
EmbDev.net Help Beginner Make Stop watch John 3
EmbDev.net Interfacing EFB (UFM) with Mico8 Wishbone Reto B. 8
VHDL isim Simulator : simulationszeit ändern wie? dergast33 4
EmbDev.net I want to make sound with DE2 and Verilog HELP ME Aiko Yuri 37
DE0_Nano ADXL345 SPI zander 15
EmbDev.net Verilog VGA Out Xavier Pacheco 1
EmbDev.net For loop in VHDL Chris Regform 5