Forum: FPGA, VHDL & Co.


Fragen zur Anwendung von CPLD & FPGA, VHDL, Verilog usw.


Betreff Autor Antworten Letzter Beitrag
Externe Memory sharing wie möglich? Lee 4
Signal multiplexen Jamal 5
SPI Bus Pin setzen Jojo_rise 2
Testbench in Modelsim verwenden?! Olli R. 7
FPGA ucf Frage jonas biensack 9
Bitstream erstellen Pa ko 0
Altera Avalon Slave Interrupt Jens 5
Array in Entity Stephan 4
Toggle Flip Flop in ABEL eCo 1
RMII Ethernet Frame auslesen Pa ko 3
EmbDev.net 4th FPGA Camp, Silicon Valley - 6 Apr 2011 Vikram Singh 0
VHDL: benötigte Bitbreite für Adresssignal berechnen Klaus 4
Array's schachteln Tino 6
kurze Frage RMII & MII Pa ko 1
Preise und Bezugsquellen für Einzelne FPGAs Robert 8
universelles Programmiergerät matzunami 1
Viele digitale Audiokanäle an uC schicken und empfangen Michael Pfab 6
Spartan 6 Board mit minimaler Peripherie X- Rocka 3
Stützkondensator bei CPLD's Bastler 9
Besser mit Integer oder Unsigned Signale rechnen Thomas 6
YCrCb 4:2:2 -> RGB dummy 1
BUFGCE and BUFGMUX Matthias Krüßelin 2
ISE 13.1 WebPack kein ModelSim mehr --> dann isim? Olli R. 11
Zeichengenerator VHDL für ITU 656 Jens 19
Sinn der Operatoren sra und sla? Thomas I. 12
Actel Core10100 Pa ko 0
Teiler durch 1,953125 Georg Bunter 26
Xilinx SVF-File abspielen Marius S. 8
Altera Megacorefunction Simulation Modelsim jim34 1
Wieder einmal CRC32 Thomas B. 7
Frage zu EDK UART Andre 1
Vektorinhalt variabel zuweisen erwin86 28
Asynchronous load of non constant data for is not supported Steffen 4
EmbDev.net Logic Analyzer from sump.org with Basys2 250 realized? Gerhard G. 0
Frage Smartfusion Evaluation Kit Ethernet anbindung Pa ko 1
TFT Anschluss mit FPGA / CPLD / AVR Christian K. 6
LCD Ansteuerung mit spartan-3E starter Michael Schröderhofer 8
UDP mit FPGA und Xilinx System Generator Björn 5
Import peripheral mit inout ins XPS Ütze 2
Fehler! Was tun? Schüler 24
JTAG-Anschluss blindesHuhn 2
ISim: String-Darstellung im Waveplot Matthias G. 6
Verschiedene Clock-Quellen Thomas B. 6
IOBUF _T input Christian 1
scanf in NIOS Holzi 5
Auf Bitfolge im Bus triggern Martin 33
Ethernet 3 Port Hub Daniel 5
Europäischer Händler für Xilinx Virtex-4 Boards? Simon A. 4
ghdl unter gentoo (amd64) funktioniert nicht Bjørn 7
Countdown-Zähler mit anschließender Tonausgabe Schwabe 12
Syntheseergebnis überprüfen. Olaf Hilgenfeld 8