Forum: FPGA, VHDL & Co.


Fragen zur Anwendung von CPLD & FPGA, VHDL, Verilog usw.


Betreff Autor Antworten Letzter Beitrag
Frage Smartfusion Evaluation Kit Ethernet anbindung Pa ko 1
TFT Anschluss mit FPGA / CPLD / AVR Christian K. 6
LCD Ansteuerung mit spartan-3E starter Michael Schröderhofer 8
UDP mit FPGA und Xilinx System Generator Björn 5
Import peripheral mit inout ins XPS Ütze 2
Fehler! Was tun? Schüler 24
JTAG-Anschluss blindesHuhn 2
ISim: String-Darstellung im Waveplot Matthias G. 6
Verschiedene Clock-Quellen Thomas B. 6
IOBUF _T input Christian 1
scanf in NIOS Holzi 5
Auf Bitfolge im Bus triggern Martin 33
Ethernet 3 Port Hub Daniel 5
Europäischer Händler für Xilinx Virtex-4 Boards? Simon A. 4
ghdl unter gentoo (amd64) funktioniert nicht Bjørn 7
Countdown-Zähler mit anschließender Tonausgabe Schwabe 12
Syntheseergebnis überprüfen. Olaf Hilgenfeld 8
Mehr als eine State Machine pro process/architecture Andreas 5
EmbDev.net Transmitting 12 bit by RS232 in packs of 8 bits Ferenc Mozes 9
Matrix erstellen Jerry P. 8
ISE 13.1 - VHDL 2008? Jaast 16
verständnis tools v. xilinx dodger 4
Xilinx Plan Ahead Sandra 7
FPGA basierter Time-to-Digital Converter Gast 26
Xilinx "build info" in ISE/VHDL möglich? X- Rocka 10
Konvertieren UNSIGNED zu STD_LOGIC Ralph H. 18
Ein von einem anderen Generic abhängiger Generic Martin 5
Seriell ankommende Bits neu sortieren Klaus 11
Schnttstelle detektieren Tim 3
Zustand/Daten im RAM speichern oder in einem FF Peter 0
CPLD Signale besser 1 oder 0 erzeugen ? Ralph H. 1
Quartus II EDIF File Jim G. 4
Parallel ADC - Daten einlesen (-> Timing?!) Alexander Klinkan 4
Unterschied von selektiven Signalzuweisungen und cases in Prozessen Andreas D. 4
Fehlermeldung Ralph H. 4
Uhr Beschreiben Flo 22
Spartan 3A DCM und Clock Uncertainty Anguel S. 4
Rechteck 50 MHZ mit FPGA ist das möglich ? abc def 14
Zynq-7000 angekündigt XilinxFan 7
XILINX PlugIn für Digilent JTAG Ralph H. 5
CRC-Berechnung - Benötige Hilfe bei der Fehlerfindung Martin 6
Gruppen verschieben im ISE Schematic Uwe B. 5
I/O Port so OK? Marko B. 8
YUV Farbwerte in Hex Ronny 13
VHDL-Prozeduraufruf aus einer anderen Prozedur Martin 4
EmbDev.net Improvement of DDR3 performance using Xilinx MIG Chris007 0
Speicherfehler im BlockRAM Steffen Hausinger 28
Vector auffüllen Reiner.H 24
Mit XPower Power Traces aufzeichnen Tug 0
if-while abfrage TT 3
Gameduino (Arduino-Grafikcontroller mit Spartan-3) Xenu 4