Forum: FPGA, VHDL & Co.


Fragen zur Anwendung von CPLD & FPGA, VHDL, Verilog usw.


Betreff Autor Antworten Letzter Beitrag
automatisches wechsel von Input und Output Eddy Hoffmann 6
Wie "Programm" auf CPLD flashen John S. 6
Logikpegel Xilinx XC9500 Hans Louis 6
Altera Cyclone über JTAG programmieren Stefan 2
Kann man bein FPGA Einfluß auf den Usercode nehmen? Gast 9
Suche jemand mit Erfahrung mit Spartan3 und SDRAM chris 3
Initialisierung von Signalen bei der Deklaration Michi 2
Auf 256Kx16 SRAM byteweise zugreifen (DE1-Board) FriedrichG 3
Steuerungsautomat in VHDL xrun 1
Welcher externe RAM-Baustein für FPGA (Spartan-3E)? Stefan Salewski 45
miniLA Dirk 17
Dividieren möglich? Xris 19
Xilinx XC9572XL Kurzschluss? Halil Akcay 6
FPGA Eval Board joe 12
PLL : 42MHz aus 25 erzeugen Andreas U. 2
Komponenten in Prozessen ausführen ? tib 2
Platine mit FPGA und DVI input gesucht Carsten Meyer 8
50 Mhz auf 19,2 Khz frequenzteiler ! Natalie 49
SRAM=Videoram+CPUram, lesen/schreiben wie? Jonathan Swift 5
kurzzeitig 'X' Zustände beim Simulieren Bryan 5
Nutzung des LA-Pads auf Spartan 3E Xilinxuser 3
Was ist die Taktfrequenz? Günni90 10
nochmal Problem mit Spartan 3 Multiplier TheMason 3
ISE Fehlermeldung Philip Kirchhoff 1
I2C - Nios II / SOPC Builder Ralph N. 5
Design von Statmachines Philip Kirchhoff 14
Sparten II FPGA für Anfänger Tobias P. 36
einfache Logikschaltung mit CPLD/SPLD zum Platz sparen? Knochi 2
Fehlermeldung Xst:638 Manuel 1
Ergebnisabweichung iFFT zwischen Xilinx Core und Matlab Philip Kirchhoff 2
Actel ARM7 Michael Gerkens 2
FPGA Timing optimieren Henk 5
Problem: Latches oder unkorrektes Verhalten Screamapilla 23
Xilinx ML523 Programmierung Stefan 3
Suche Anregung für Projektansatz Schwerionenbeschleuniger aus Darmstadt 13
fehlende Verbindungen in RTL Schematic Andreas 0
I-Regler implemtieren Xris 7
Initialisierung LTC6912 auf Digilent Spartan 3E schmitzzz 0
[TB] loop von x"8" bis x"E" butze 4
Anzahl an Gattern abschätzen Harald M. 5
Kommunikation über Ethernet mit FPGA-Spartan3 Eddy Hoffmann 5
Timing für einen bestimmten Pfad festlegen bzw ansehen Tom 5
Synthese einer procedure Max 2
Division Michael 26
Timing constraints Manuel Kampert 3
Grundlagen bez Timing Constraints FPGA-Fragender 0
OneWire Seriele Verbindung mit Open-Drain-Schaltung Samuel Schmidt 7
Synthetisierter Code aus Quartus ist scheinbar zu schnell R.D. 16
Signalnamen gehen bei Postfit Simulation verloren Joachim 3
Nexys2 Dev-Board, wie mit ungenutzer Hardware umgehen? Christian H. 8
sequentieller Addierer mit 32Bit Breite noeppkes 11