Forum: FPGA, VHDL & Co.


Fragen zur Anwendung von CPLD & FPGA, VHDL, Verilog usw.


Betreff Autor Antworten Letzter Beitrag
Wie beschreibe ich einen True Dual Port RAM (?) in VHDL morrie2 4
PLL-Input Markus Brenner 2
Hilfe bei verschiedenen Fonktionen Andreas 1
AT89C51CC01 - CAN-Programmieren Jens 0
Statemachines / Synthese Tom 4
Lattice FPGA Begriffsklärung Paul Momsen 3
ADAT-Interface Kest 5
Erstes CPLD Design Netbandit 9
coregernerator ise7.1 Karl 1
Xilinx ISE Warnung Xst:647 - Input <res> is never used. Nanobot 4
FPGA (Spartn3e 250eVQ100) von Laser Drucker Antti 6
UART selbst bauen Martin 13
ALTERA-CPLD/FPGA Markus Brenner 1
FPGA / VHDL Timing Frage Andreas Kratzsch 4
rs flip flop in fpga tobias hofer 9
ISE Webpack Schaltplan Stefan Seegel 3
Lattice CPLD an Lattice Kabel!? ISPEN, BSCAN? Karsten Bier 1
Xilinx Spartan3 DCM - wann "locked" ? Ssss Ssssss 2
asynchron / synchron Karl 7
GAL TTL Ausgänge Gerhard 2
Speichern/Versenden von Daten Markus Brenner 14
Copyright Andreas Kratzsch 7
kleinster FPGA der welt, und viel spass Antti 0
GCLK, GCLR, OE, .. Keks 5
Ein JTAG-Adapter für alle Spannungen Markus K. 13
JTAG für S3C4510B Norman Ziert 1
Einbauen von Kommentaren Martin 5
Bevorzugung bit oder std_logic? Martin 1
Simulator verhält sich anders als die Zielhardware Martin 3
locally static expression ope 2
VHDL: Reaktion auf Taster Gregor P. 3
PLL und FPGA Paul Momsen 4
Kein clk im Xilinx Stephan Wittig 2
VHDL Signalarithmetik Christoph Lauer 1
Frage zu Prozessabläufen Martin 8
Modelsim Problem- bidirektionaler Bus Daniel 10
Wait wird nicht unterstützt Martin 8
FPGA mit internem Flash Martin 10
Virtex CLKDLL / Testbenchfehlermeldungen Tom 4
VHDL Knobelecke FPGA-User 2
Deskew Variable Clk Divider ope 0
Simulationsproblem Martin 1
Xilinx Spartan-II Serial Configuration Daniel 0
GTS Pin beim XC9572XL Andre 0
compiler fehler jason 12
Wie kann ich einen Freuqzenz vermehrfachen? Weihnachtsmann 13
Ersatz für GAL Blaubaer 2
1-Wire-Schnittstelle VHDL Sebastian 4
FPSLIC AVR-FPGA Interface Thomas 3
Virtex 3,3V I/O auf 5V I/O Tom 9
Systemtakt eines Alterea FPGA ausgeben Salvatore 2