Forum: FPGA, VHDL & Co.


Fragen zur Anwendung von CPLD & FPGA, VHDL, Verilog usw.

In diesem Forum werden englischsprachige Beiträge von EmbDev.net eingeblendet (Info). Englischsprachige Beiträge ausblenden

Betreff Autor Antworten Letzter Beitrag
Wechsel von MachXP2 zu MachXO3 - Strom sparen? donozo 1
max 10 adc pin Zuordnung Martin O. 10
PIF_2 MachXO2-7000HC antwortet nicht Hans Tesche 8
Xilinx CPLD - Byte-IO PIN Assignment im selben Funktionsblock ja/nein? Michael W. 3
Timing Constraints Einfluss Synthese Tobi 7
EmbDev.net Weird warning for my design dayana42200 17
EmbDev.net I don't understand this Aldemaro G. 5
PAR-SER-Umsetzer mit FPGA für uC wie konnektieren? Berti 10
Programming ICE FPGAs Alex 3
EmbDev.net ERROR - Design is empty yasoua 4
Pinzuweisung bei einem iCE5LP mit iCECube2 Fritz W. 2
auf array ( vector) element zugreifen mit integer armin 7
Microcontroller-Sicherheit in MIL-Systemen durch FPGAs erhöhen -gb- 43
EmbDev.net Verilog start daniels 1
Ist timing violation entscheidend, auch wenn keines der Signale im naechsten CLK cycle benoetigt? ppuls 8
EmbDev.net Conceptual help needed Mike P. 1
Komplexe Pipeline mit AXI-Stream: Ready-Signal kombinatorisch? dzopf 6
Verilog: Zugriff auf Variable vor ihrer Definition Sigi 2
EmbDev.net Counter and Alter FIFO using VHDL/Verilog Saraswathy S. 2
EmbDev.net convert number Verilog Sergei C. 2
EmbDev.net Accelerating ODE solving with FPGA Madu 0
500 kHz-PWM mit Xilinx CPLD? Kent 32
Ein DSP - aber 2 Multiplikationen. David Copperfield? Bertram 63
EmbDev.net DigiAsic ACB2CA Dev Board Paul B. 1
EmbDev.net Import package error system Verilog Nikhil Ghanathe 3
UART-Empfänger verliert Sync S. R. 14
EmbDev.net DIGIASIC Cyclone II Development Board Info Mehrdad T. 4
Lauflicht auf Button Click VHDL Robin K. 2
Makefilegenerator für Verilog? Duke Scarring 13
Machbarkeit - 256 ADC Signale aufnehmen bd 14
Automatenzustände schalten willkürlich um, ich bitte um Unterstützung Daniel L. 14
Kennt jemand dieses Board? Alexander S. 4
Stratix IV GX Flash mit eigenem Design füllen Duke Scarring 6
Zugreifen auf ein Signal aus einem Untermodul Fritz W. 4
FPGA Auswahl Matthias T. 18
INOUT wird bei der Synthese zu OUTPUT konvertiert Fritz W. 3
EmbDev.net More toggles than expected. bob 4
Quartus Bitfehler aufgrund von Timing? Donni D. 6
Zuverlässigkeit der Thermischen Analyse unter Vivado Hocko79 8
TTD auf dem Zynq von Xilinx StoneA 19
Vivado Clocking Wizard Clock-Output funktioniert nicht in Testbench Stephen P. 11
Quelle der Timing Analyse bei Vivado Polk 2
Counter VHDL teciu 13
EmbDev.net Verilog Simple SPI Code? Ferhat YOL 14
4x4 Matrix Tastatur am FPGA Organist 60
Multiplikation mit Zweierkomplement von Komma- und Integerzahlen Sitro92 8
Clock-PLL Jitter max10 Martin O. 8
EEPROM vs SPI Flash ROM Tom 8
FPGA IoT Maker Board Marco Genise 149
Vivado 2018.2 Projekte anlegen mislingt Michael W. 3
FPGA mit DA/DAC als Counter und PID-Controller Daniel U. 11