Forum: FPGA, VHDL & Co.


Fragen zur Anwendung von CPLD & FPGA, VHDL, Verilog usw.

In diesem Forum werden englischsprachige Beiträge von EmbDev.net eingeblendet (Info). Englischsprachige Beiträge ausblenden

Betreff Autor Antworten Letzter Beitrag
FPGA Dev. Board Konfiguration much 3
EmbDev.net parallel data into serial rushin 1
Intel bringt Xeon CPU mit integriertem FPGA FPGA-Phreak 32
BlockRAMs mit 3 Anschlüssen Neu-Xilist 15
EmbDev.net Can't understand Verilog arithmetics Ubix2014 2
EmbDev.net VHDL with ModelSim and Quartus II Rogério Clynton Ribeiro 0
32 Bit Block RAM erzeugen - Xilinx FPGA-Einsteiger 6
Einstieg: Altera vs. Xilinx much 45
Altera MAX10 ADU mit QSYS projektieren Thomas Schnitzer 1
vergleich verschiedener fpga chips: mögliche clock rates Manuel 6
Realisierung von Speicher in einem CPLD much 19
Einstiegsboard Spartan-6 Torben Kuhn 27
Was läuft parallel im FPGA? - Verständnisfragen M. M. C. 11
DRAM: #Rows immer grösser #Cols? Sigi 6
EmbDev.net VHDl for a custom CLB Johnny 0
EmbDev.net Hello world on Atlys Spartan-6 xc6slx45 Slim Hmidi 3
Datenlogger für AXI EthernetLite IP Peter 0
FPGA-Projekte planen und dokumentieren Tazitus 6
EmbDev.net Problems in constraining Negative setup slack Glen 3
EmbDev.net Basic Question Elena Cososchi 2
Integer to std_logic konvertieren franz 19
Tri-state-Ports (inout) in VIVADO HLS Andreas N. 4
EmbDev.net control logic for memory selection felix89 2
EmbDev.net OV7670 camera in VHDL jeorges FrenchRivera 6
Altera Timequest signal als clock identifiziert MALGUCKEN 26
EmbDev.net Multiple posedges in sensitivity list Joe 6
openMSP430 implementieren ohne Verilog Kentnisse - machbar oder zu komplex? Janos B. 16
locked Ungerade Frequenzteiler Vhdler 11
Aufgabe in mehreren Prozessen aufteilen? MALGUCKEN 2
Bugfix für AX8-Core (CPSE-Instruktion nicht implementiert) Jochen P. 5
FPGA Board wird in Vivado nicht gefunden Bit Sq 8
Entwurf für ein ODER-Gatter n2t 3
EmbDev.net VHDL calculator matrix input help. ed jones 1
Lattice Diamond Warnung 1166052 "has no load" Herbert Ranzinger 5
Vivado Custom AXI4-Stream peripheral Tux Tech 0
Artix 7 DDR3 Ram an 2 Bänken Tobi 13
PWM Frequenz unterteilen Ja Da 11
prozesse Verbinden Markus 5
Ist dieser Code sauber? Reto B. 7
FPGA / Daten Multiplexen Markus R. 4
Elektrisches Interface FPGA-AES/EBU Janos B. 6
EmbDev.net Please help me in writing correct verilog test bench code for parallel crc32 with 32 bit data width Ajit Sinam 2
EmbDev.net Arcade Centipede Game in Verilog Asiong Martinez 11
Newbie: Welches FPGA verwenden? Michael H. 35
EmbDev.net Bitwise OR of std_logic_vector Hamidreza Ahmadian 2
EmbDev.net problem in 2d- dct computation Ajay Mittal 1
Toplevel - Bus mit gemischten IN / OUT /INOUT Signalen Michi 4
AXI UART Lite Alex 4
WHEN - ELSE - Reihenfolge wichtig? unknown 9
Cyclone V flashen Christian Fruth 5
Vivado HLS - SystemC Beispiel Jan Lange 0