Forum: FPGA, VHDL & Co.


Fragen zur Anwendung von CPLD & FPGA, VHDL, Verilog usw.


Betreff Autor Antworten Letzter Beitrag
Microblaze - pins im UCF enabled - altes geht nicht Tobi 4
IEEE1588 best Master Clock FallenAngel 0
Spartan 3E vs. Cyclone II R. B. 5
Posedge in Aktivierungsliste wird ignoriert Timo 6
CPLD mit Relay-Ausgang? Gustavo Aragón 8
Generischer Multiplexer gesucht Hans-Werner 3
FPGA programmieren mit ISE10.1 Stefan K. 12
Atmel ISP als HDL, kennt jemand ein entsprechendes Projekt? Hochpass 3
Universeller VGA Controller Hans-Werner 8
Xilinx: dreistellige ganze Zahl auf 7-Segment ausgeben Marie 5
RS FlipFlop mit GAL22V10 Gast 3
Spartan 3 Input Pin Problem ChrisB 8
LCD/Touchscreen-Ansteuerung beim Nios II EEK Luggi S__ 6
Was bedeutet die Abkürzung ISE bei Xilinx? FPGA Beginner 13
Altera CPLD EPM3064ALC44-10 zählt bis 182 MHz. alex 2
Bidirektional in_out Gast 7
CPLD XC9500 über atmega prog? Fre(ak)d 6
Wie ChipScope ILA anschließen ? Gast 5
Welche ressourcen braucht ne 16 Bit Addition Patrick W. 1
Rundungsprobleme mit Timing in der Simulation Matthias G. 11
IBUF und IOB mit dem selben xps_gpio ansteuern Andreas N. 5
Anfängerfrage zu mehreren Spartan-3AN Marc Mk 10
Problem mit eigenem IP Core am Mikroblaze ChrisB 0
Microblaze Wizard UCF file Tobi 1
Ethernet HUB als RTL Code Axel 1
Dringend Hilfe gesucht - XC9572xl Pete Konze 8
ungeradzahlig teilen Rolf G. 6
Displaysteuerung mit XC9572 Grobi 18
Spartan 3 AN Starter Kit DA-Ausgang an Spectrum Analysator Hans-Werner 9
2 CAN-Core in VHDL verbinden Martina M. 8
Problem mit XGpio_DiscreteSet Tobi 0
Net Zuweisungen in der UCF-Datei werden nicht gefunden Hans-Werner 4
MMC/SD-Card behavior model Michael 0
8 bit Hex auf 5 bit std_logic_vector legen Stefan 10
einfacher programmierbarer Logikbaustein Manfred S. 3
wie baut man einen FPGA-Prototypenboard engi 2
VHDL: Index auf Integer? Heiko L. 5
EPM8128SLI84-10 JTAG lockout? Peter Sieg 1
Einstellung zu Xilinx ISE gesucht Charakterlos 4
Fehler im VHDL-Code (Anfängerfrage) Stefan K. 15
Xilinx Sjpartan3E Treiber Gast 1
Font für VGA Ausgabe Hans-Werner 5
SHT 11 Humidity/Temperatur Sensor Plau Sein 0
Signal soll weder 0 noch 1 sein (VHDL) Tim 5
Xilinx UCF - was ist I/O standard when nix spezifiziert wird Tobi 11
Problem beim Synthesieren VHDL-Rookie 14
Top-Level Entity Quartus II Stephan 1
isplever tim 7
kombiniertes FPGA-Controller board gesucht Hamburgs Mannheimer 1
Ext. Daten mit internem Takt einlesen Micha 7
Stromverbrauch Virtex5 beim Einschalten - PowerUp Sequence DI VU 0