Forum: FPGA, VHDL & Co.


Fragen zur Anwendung von CPLD & FPGA, VHDL, Verilog usw.


Betreff Autor Antworten Letzter Beitrag
Päritetsgenerator VHDL Irina "l" 9
Geschwindigkeit messen Ein Gast 15
Hagen, Klaus ten Abstrakte Modellierung digitaler Schaltungen? SiO2 7
S3E Reset wird nicht geroutet mac4ever 5
VCCO bei Spartan3 routen. Neuling 2
Spartan II + External Bus Controller Sebastian Girstl 2
Ethernet CRC Prüfung - nur gültige Daten in ein FIFO bati 6
Stratix I DevKit hiwi 0
8 Bit Encoder dynamisch erzeugen? Der Daimlerfahrer 7
Avnet Spartan-3A Eval Kit - VHDL Programm auf dem Board starten J. 5
Spartan3 Board Neuling 8
Package (Quartus II) Flo 11
Verilog - falsch übersetzt? Stefan Helmert 7
Pins Spartan 3E Marco 4
Prozessor Core debuggen - wie? Sebastian B. 8
FPGA contra Mikrocontroller Mikest 105
additionsproblem Gabriel 10
Xilinx, microBlaze, Aufwand Hinweise Timer Interrupt Zahlen Knacker 3
Wishbone SDRAM Controller? Thomas Pototschnig 8
Fehlermeldund Nios 2 "Count Binary" Scheich Rubert 2
N:1 Producer-Consumer Muster in VHDL Jörg 3
FPGA - Metastabilität messen Tommi 8
Interrupts/UART mit MicroBlaze TechInfo 1
preiswertes FPGA board mit COM-Schnittstelle Oliver N. 7
problem mit counter und ausgabe ace 4
[Quartus] Muß der Takt besonders deklatariert werden? Phil R. 9
Retriggerbares Monoflop mit CPLD ? Ja mann 0
Fehler: object "tap_table" is used but not declared Nexus 1
Pin Zusweisung bei Actel APA300 Ilea Uni 0
Quartus ignoriert AFTER Werner 11
Unterschied Starterkit Spartan-3, Spartan-3 E Adam S. 17
LVDS TX + RX mit einem PLL Gast 3
Erstellen einer EDF (EDIF) Datei ? amin 6
Atmel at6005 Demo Board Moppat 1
Altera MegaWizard fallende Taktflanke Manfred 4
Problem mit einem UART TheMason 4
Unbekannter Zustand in Testbench -> StX Bernd Stürzenhofecker 3
Takterzeugung durch zwei Taktflanken Sebastian Daimlerfahrer 11
Altera FLEX 10k Sebastian B. 3
Quiz - parallele FPGA-Funktionsweise Quizer 24
Kalman Filter in VHDL ronny 3
Uart Timing aus Zustandsautomat Maik 1
FPGA und .NET Microsoft Junkie 5
Xilinx Spartan 3 A/N DDR2 Simulation Model in VHDL Mathias G. 4
Deklaration in AHDL Phil R. 0
CPLD XC95xxx Unbeschaltete I/Os - hochohmig? Roland 9
Impact TCL + FPGA im HIL Nephilim 13
Lattice "BB" Sebastian B. 11
Signal verzögern (Delay) durch Inverterkette / Gatterlaufzeit Peter Flender 28
FPGA(Routing and Simulation) vhdler 4
FPGA -->Takt (Anfängerfrage) Gerd 6