Forum: FPGA, VHDL & Co.


Fragen zur Anwendung von CPLD & FPGA, VHDL, Verilog usw.


Betreff Autor Antworten Letzter Beitrag
Can-Controller von OpenCore Torben 5
Latch Problem Torben 5
SRAM (CY7C1354C) mit FPGA Virtex 4 ansteuern GAST 0
Programm auf Spartan 3A laden David Eschler 23
Stratix und die komplexen Zahlen NN 5
Dual Port Ram initalisieren Mario Borer 4
Statemaschine fehler! Frank Stucke 12
Multiplikation mr.chip 6
Plötzlich exorbitanter RAM-Verbrauch mr.chip 3
Drehzahlmessen in VHDL Pat Rik 5
JTAG und PC4/USB Jörg 5
Simulieren / Debuggen mr.chip 3
daten lesen und schreiben in virtex-4 fx60 Carolin Zapa 3
integer zu logic_vector und zurück Detlef _. 2
Keine Konvertierung in std_logic_vector möglich Hans-Werner 3
Konvertierung: std_ulogic_vector -> integer Daniel 3
XC9572XL & Counter Uwe M 7
Spartan-3E, Signal CSI_B, für was steht das B? Stefan Salewski 2
Code Problem mit IF Abfrage oder Statemachine martin 4
Virtex 5 PowerPC Developer Kit Jörg 6
Welchen FPGA für 5V Anwendung ? Gänseblümchenmäher 10
Instantiating black box module <module> ffjaro 1
Wie kann man das Einfuegen von clock buffern unterbinden? Tom 7
Konstanten global definieren martin 11
CY7C372 programmieren Bastian Nagel 1
Metavalue detected, returning 0 ? Hans-Werner 4
Zusätzliche Code-Section im MicroBlaze Alla 0
Logik Element (FPGA) Freund 4
Welche standardmässigen Ports für eigene Komponenten ? Hans-Werner 1
Signal teilen Christian 4
Qam-16 encoder / decoder Projekt Richard Kocsis 7
Logic Element FH 5
Zustandsautomat mit Subautomaten Hans-Werner 5
Spartan3E Wo kaufen? Olaf 1
FPGA dauerhaft Programmieren Sebastian 11
FSM größe abschätzen hugo 5
Addierer-Ergebnis im nächsten Takt wieder addieren ffjaro 8
PAL Timing für LCD 6.5" Display you2 1
Eigenes Pinout in Virtex 4 FX 100 FPGA Michi G. 2
Vhdl Konkatenation Pat Rik 1
Bankspannung FPGA und Eingangspegel Carsten 18
Probleme mit Microblaze und variablen Ausgabe Herr der Augenringe (momentan) 1
Suche Eval-Board für digitale Schaltungsentwicklung mit CPLD/FPGA Asteroid 3
CORDIC und Wurzel ffjaro 2
ISE WebPACK 10.1 Thoralf 6
Quartus Linux <-> Windows Alfons ohne Ferdi 1
FPGA vs DSP Performancevergleich Marko Seibert 22
Bedingte Synthese Philip 2
Spartan 3E Starter Kit - Ersatz LC Display Jan 3
EBV, AVNET und SILCA nerven! Berater 11
Schaltungsanalyse. Was ist hier falsch? Daniel Duesentrieb 12