Forum: FPGA, VHDL & Co.


Fragen zur Anwendung von CPLD & FPGA, VHDL, Verilog usw.


Betreff Autor Antworten Letzter Beitrag
Port map (signal from PIN!) Gast 2
ADC Daten zwischenspeichern Christian 9
Probleme bei Synthese durch parallele Blöcke? Martin 11
Syntax Error in 1 zu 4 Demultiplexer 655432 6
Anfängerfrage: Altera DE2 & andere softcores db 2
Frequenzteiler(200 to 2) Neuling_1 8
Schematics und Simulationsergebnisse ausdrucken ? Hans-Werner 0
400 fach Schieberegister Horst 2
Synthesefehler XST:2587 Smoerrebroed 4
Habe irgendwie den Clock verloren Hans-Werner 4
Zufallszahlen mit VHDL erzeugen Sebastian 11
Ethernet in VHDL mit der MII des DP83848C K. S. 4
MII Schnittstelle Sebastian 2
Hirose Stecker für Erweiterung Jörg 3
Hilfe zur Digitalsignalsprozessoren Aufgaben Bobby Alain 5
Puffer in VHDL Yassin Atlas 1
Hardcore-Mikrocontrollern in VHDL/FPGAs nic 9
Zähler mit Selbst-Stop VHDL-Trottel 14
Codeschloss mit GAL KrischanS 7
verilog Flash beschreiben und lesen Paulus P. 9
Zwei Cypress FX2 parallel für höhere Datenrate? Ekkehard Domning 8
8051-SoftCore-Implementierung: SUCHE DRINGEND NACHHILFE (Berlin) Juri Lechner 6
PB-Taster entprellen mit Schiebregister 655432 3
Quadratwurzelberechnung in VHDL mit Modelsim Adrian Wüthrich 5
Xilinx-Projekt verschieben ISE Web-Pack 9.1i D. E. 1
FIFO Programmierung Frank Stucke 17
Wave Simulation DEMUX Nico Tochowsky 2
FPGA mit 10/100 PHY? André 8
Auftragsarbeit CPLD Programmierung Frank F. 13
arctan bilden mit vhdl hugo 4
Maximale Frequenz aus Timing-Report Achim 4
FPGA/CPLD mit AVR Michael Stather 3
Problem mit arithmetischen und logischen Operationen Hans-Werner 1
Suche tools um den FPGA zu programmieren Gast 7
Signal gleichzeitig lesen und schreiben / Verilog in VHDL einbinden Tilo 3
Audioeingang. Pjay Tady 9
Autokorrelation in Hardware J. V. 16
Datenaustausch Entity und NIOS II Sebi 4
digitalschaltung mit VHDL umsetzen elias salourah 1
Zahlen einlesen Stefan 5
Veränderbares PWM Signal Andy 6
if-else Frage in VHDL? Gast 2
Reicht ein CPLD aus? Basti 7
Modelsim und die internen Namen / Variablen FPGA-Sultan 6
VHDL Zahlen addieren und auf 7Seg ausgeben Marko 1
Bild in Blockram [verilog] Stefan Helmert 2
doppelt schnell synchronisieren FPGA-Sultan 14
Verbindung Zwischen NIOS Boared und PC Student 1
Umrechnung in IEEE754 Thomas Oberrauner 4
Xilinx board Michael 5
SRAM Controller für Microblaze GAST 3