Forum: FPGA, VHDL & Co.


Fragen zur Anwendung von CPLD & FPGA, VHDL, Verilog usw.


Betreff Autor Antworten Letzter Beitrag
Hardcore-Mikrocontrollern in VHDL/FPGAs nic 9
Zähler mit Selbst-Stop VHDL-Trottel 14
Codeschloss mit GAL KrischanS 7
verilog Flash beschreiben und lesen Paulus P. 9
Zwei Cypress FX2 parallel für höhere Datenrate? Ekkehard Domning 8
8051-SoftCore-Implementierung: SUCHE DRINGEND NACHHILFE (Berlin) Juri Lechner 6
PB-Taster entprellen mit Schiebregister 655432 3
Quadratwurzelberechnung in VHDL mit Modelsim Adrian Wüthrich 5
Xilinx-Projekt verschieben ISE Web-Pack 9.1i D. E. 1
FIFO Programmierung Frank Stucke 17
Wave Simulation DEMUX Nico Tochowsky 2
FPGA mit 10/100 PHY? André 8
Auftragsarbeit CPLD Programmierung Frank F. 13
arctan bilden mit vhdl hugo 4
Maximale Frequenz aus Timing-Report Achim 4
FPGA/CPLD mit AVR Michael Stather 3
Problem mit arithmetischen und logischen Operationen Hans-Werner 1
Suche tools um den FPGA zu programmieren Gast 7
Signal gleichzeitig lesen und schreiben / Verilog in VHDL einbinden Tilo 3
Audioeingang. Pjay Tady 9
Autokorrelation in Hardware J. V. 16
Datenaustausch Entity und NIOS II Sebi 4
digitalschaltung mit VHDL umsetzen elias salourah 1
Zahlen einlesen Stefan 5
Veränderbares PWM Signal Andy 6
if-else Frage in VHDL? Gast 2
Reicht ein CPLD aus? Basti 7
Modelsim und die internen Namen / Variablen FPGA-Sultan 6
VHDL Zahlen addieren und auf 7Seg ausgeben Marko 1
Bild in Blockram [verilog] Stefan Helmert 2
doppelt schnell synchronisieren FPGA-Sultan 14
Verbindung Zwischen NIOS Boared und PC Student 1
Umrechnung in IEEE754 Thomas Oberrauner 4
Xilinx board Michael 5
SRAM Controller für Microblaze GAST 3
Neues FPGA Board Kest 10
ADC und DAC galvanisch trennen Spezi 2
Analog Digital Wandlung mit Spartan 3A Christoph 12
PCI express Core und Implementation Acubens 8
DCM Grundlagen Fragen Nik 3
Frequenzteiler mit 5 Switches Gerhard L. 20
Spannungsversorgung Bert 3
Tastaturdaten einlesen Axel Preuss 8
ispLSI 1024 PLCC68 Sven 14
Daten gleichzeitig in FPGA ein- u. auslesen GAST 2
Virtex 4, Unable to STOP PowerPC Processor Gast 2
ISP-Lever LATTICE Port definieren D. E. 4
Probleme bei der automatische Erstellung von Komponenten aus der Unisim-Bibliothel Human Amdjadi 1
VHDL + std_logic als return einer Funktion Karsten 5
Bilder im FPGA speichern Lo Me 38
ModelSim und MATLAB Zep 5