Forum: FPGA, VHDL & Co.


Fragen zur Anwendung von CPLD & FPGA, VHDL, Verilog usw.


Betreff Autor Antworten Letzter Beitrag
Pu1 in Verilog auswerten panzer 0
Input als Array Dirk 16
Equivalent Gates T.M. 1
CPLD und nicht benötigte PINs Holger 4
Probleme bei Simulation (ModelSim) Daddel 3
FPGA soll Treiberbaustein steuern Bustle 5
Komponenten in VHDL Dirk 1
VHDL Vergleicher ? Stefan 2
GAL Programmer Mr Stupied 10
asynchroner oder synchroner Reset? VirtexII David 6
Error: "No default binding for component" Sebastian H. 4
Vergleich alte Daten mit neuen Dirk 14
SD-Card <-> CPLD Datenrate von 2Mbyte/s möglich? Chris 2
Entwicklung eines Soft-Core Prozessors Max 7
Problem mit Altera's CPLD Mutze 2
einstieg mikroblaze nero 0
Bezugsquelle Altera FPGA Dirk 18
Codeveloper Xilinx - einfaches Beispiel Dirk 0
microblaze, OPB-Timer fibu 0
VHDL-->Symplify Markus 1
Multiplizieren mit einem einzelnen UND Gatter ! Dieter Mq 15
Xlinx ISE (USB auf Parallel connection) Michael St. 2
LC-Display ansteuern in VHDL Micha 15
nur ein bit über bus setzen 123 4
Post Map Simulation Model ehde76 7
Bitbreite eines generic Integers Guido Suedholt 2
Dezimal in Bitstring wandeln Michael 4
Gibt es aktuelle Atmel FPGA Design Software ? Dirk 3
Kann ein Automat "abstürzen" ? Hans 12
Simulationsproblem bei XOR-Verknüpfung Daniel Reitz 3
Xilinx XC95xx Pullup Eingang ? Peter Mauerer 0
ChipScope Bustle 3
Kann Xilinx WebPack 8.1 nicht installieren Black Friday 3
TTL/Relais Übertragung RS232 Philip 0
sps s5 zum einstieg in den bereich sps geeignet? kevin 2
Problem mit vl2mv, vis Domi Alp 0
Serielles Iinterface Carsten 5
PWM über eine Logic Rouven Dü 11
4 signed-Zahlen addieren Mirco 6
Reset synchronisieren? 2lazy2login 3
ModelSim, Error: (vish-4008) Object 'clk' not found. Brunner Rita 1
VHDL: synchrones und asynchrones Design mischen SSI 5
Einfacher Ersatz für ein GAL Jochen 10
macro vs. primitive ehde76 3
Frage zu VHDL Code brutz 14
pal, gal oder was benötige ich? frank hofer 4
embedded AVR in FPGA - Performance Jürgen Schuhmacher 10
Logic Analyzer Probes und Adapter Platinen Chris 1
spartan3 oder3e? SiO2 7
pAVR Core für FPGA Axel Meineke 8
Entwicklungsboard mit Altera Cyclone FPGA Hilel 6