Forum: FPGA, VHDL & Co.


Fragen zur Anwendung von CPLD & FPGA, VHDL, Verilog usw.


Betreff Autor Antworten Letzter Beitrag
Ip-Core im Edk einbinden Oliver Lpo 5
Programmverlust in einem CPLD von Lattice Michi 1
DS18B20 Programm Dirk 3
Webpack 7.1 Block Ram Problem Thomas 3
Danke Daniel 0
Schmatic als TopLevel ISE7.1 Daniel 2
Xilinx Ise 7.1 Impact Problem Breti 4
power up Spartan II ope 10
210Mbyte/s Komprimieren mit CPLD/FPGA Christian 10
FPGA-Konfiguration über CPLD Peter 5
Probleme mit ISE Webpack jörn 2
Auswertung von Signaländerungen Jens 5
Suche CPLD/FPGA mit höherer IO Spannung Dirk 6
CPLD XC9536 wird heiß ? Andreas Kratzsch 8
array (0 to 639,0 to 489) ist nicht syntesefähig 123 5
Mittelwertbildung aus 16 16-Bit-Worten Andi 15
Zuweisunf slv verschiedener Länge ope 6
shr-Befehl Steff 2
a-law / µ-law Converter Tom 8
Frequenzenvergleichen Michael 1
Xilinx, 2-dim Array simulieren Thomas Brunnengräber 0
CPLD Seriell zu Parallel Björn Specht 9
Rahmenwekennung Oliver Lpo 10
State Maschine Probleme Dirk 7
std_vector to string Probleme ope 0
Package mit variabler Bus-breite Zennehoy 0
High Impedance State 'z' Daniel 5
CLK-Teiler bzw. CLK-Enable Thomas 7
Durchbruch bei Altera MedMan 3
Einsteiger Hilfe gesucht. Bob 4
digitale Bildbearbeitung mit Spartan-3 Mirco 2
Xilinx IOBUF - Tristate Daniel 0
Clock Buffer / DCM Peter 1
LVDS vs. single-ended signaling @ 10-100MSPS Tom 5
Frage zu Optimierung TheMason 36
Welchen Logikbaustein? Neutron 2
Feldorientierter Regler auf FPGA Patrick 2
nix in FIFO schreiben Björn Specht 1
Xilinx webpack TopLevel Problem Daniel 2
Welche warnings ignorieren ? T. Stütz 6
clk'event bei beiden Taktflanken Thomas Pototschnig 16
VHDL und AHDL - Sprache Klaus 4
Lauflicht :-( Sebastian 8
Stratix II: VCCIO 2.5V Michael 1
typconveting std_logic_vektor => int 123 2
Wie bei I2C Modul Temp auslesen DirkS 3
S3-7-Segment-Anzeige Norman Manz 2
ISE Simulator im Webpack Stefan 3
EPCS4, wo kaufen (geringe Stückzahl)? theFloe 8
Moving Average Filter Matthias 9
internen SRAM richtig timen ope 1