Forum: FPGA, VHDL & Co.


Fragen zur Anwendung von CPLD & FPGA, VHDL, Verilog usw.

In diesem Forum werden englischsprachige Beiträge von EmbDev.net eingeblendet (Info). Englischsprachige Beiträge ausblenden

Betreff Autor Antworten Letzter Beitrag
Wie schreibe ich eine Tesbench in VHDL für einen Multiplexer4x1? Meine funktioniert nicht! balle 15
ModelSim - Wo stehen die Register Dave 2
Vivado ILA-Fragen P. K. 14
Feldorientierte Regelung mit FPGA - Nios II Peter Maier 8
Minimum aus einem Fenster auslesen Patrick B. 12
EmbDev.net Blocking vs Non-blocking questions (verilog) Trevor Hill 1
EmbDev.net 8 bit DIVISION PROBLEM Marius Pop 1
logische Verknüpfungen in Generate Anweisung Hans 3
EmbDev.net VHDL parsing tool Bartlomiej T. 0
Suche PHY für einen 10G Ethernet IP Peter 5
Quartus II 13.0sp1, MAX II Userflash Torben Kuhn 3
ModelSim Altera: Script für Simulation Michael N. 5
EmbDev.net How to compare equivalent gate count, power consumption and possibly area and delay of circuits? Rohan Narkhede 0
PID Regler in VHDL Jan 10
Suche Ethernet IP Core Sam 9
(Re-)Initialisierung von EBR-Daten bei Lattice MachXO2 Thomas Hergenhahn 9
EmbDev.net BASYS 2 Implementation Nirav Bhatt 2
EmbDev.net UART in FPGA for receiver rushin 27
Timer, Ampelsteuerung Bernd Holzer 2
Verwendung der Lattice SSPI-C-Sourcen Stofferl 3
EmbDev.net Problem of Rom & sensitivity list Ed Hut 15
Anfänger: Bitte um Empfehlung für erste Schaltung (MAX 3000A?) Matthias Melcher 11
Zuweisung eines einzelnen slv-Elements funktioniert inklusive den cast-Anweisungen nicht Michi 5
zwei async CLK multiplexen Marc M. 15
EmbDev.net VHDL : signal goes to zero when looping on a state Ed Hut 11
Verständnisfrage zu Clk Buffern & Clk Netzen im FPGA Hans 7
Vivado Warnung, "Sequential element unused" warum tritt sie auf? Matze 13
EmbDev.net Synchronizing reset signal used as a combinational logic Robert 3
Altera: USB-Blaster Treiber unter Windows 7 Michael N. 2
EmbDev.net 16bit synchronous counter Ber 25 7
EmbDev.net upcounter with enable signal for one clock cycle felix89 6
EmbDev.net Clock port and any other port of a register should not be driven by the same signal source Robert 3
Verilog zu DNA Daniel A. 6
preiswerten Baustein gesucht, der viele IOs treiben kann FPGA-user 9
Simulationsprobleme mit ModelSim Robert Malle 2
VHDL Struktur Kaskadieren mit Generic Alexx 8
PLL input clock switch, timing violation P. K. 7
Vivado mehr Info entlocken René D. 3
EmbDev.net VHDL UART testbench that send/receive to/from a software on the Windows Mostafa Semofa 8
User Code / FPGA ID bei Vivado Vivado User 1
Dual Clock FIFO, wie Reset richtig verbinden? VHDL, Atrix7, Vivado Matze 7
Implementierung einer fertigen Struktur Bit Sq 9
EmbDev.net VHDL Button Debouncing Matt 18
FIR Filter - mit 1 Koeffizient - Nicht erwartetes Signal Huber Wegner 7
Verständnisfrage zu State Maschines Tom89 4
Xilinx Artix 7 oder Altera Cyclone V Albert G 23
EmbDev.net Altera Quartus Design Assistant Critical Warnings Robert 1
Addition mit Carry Duke Scarring 6
SPI neu syncronisieren / regenerieren Fabian -leuchte1 10
Flip Flop in ein IOB setzen --> Landet es im Eingangspad oder Ausgangspad?! Hans 3
PLL - Phase Locked Loop KIKOKA 36