ADC Board für Trenz Electronic FPGA Modul

[Gustl B. (-gb-)]

Hallo,

zur Messung der Eenergie von radioaktivem Zerfall habe ich ein ADC Board 
entworfen und bei PCB-POOL (bin sehr zufrieden) fertigen lassen. 
Bestückt habe ich das dann selber.

Darauf ist ein schneller ADC, ein AD9235 mit 65 MSamples/s und 12 Bit, 
ein Steckplatz für ein FPGA Modul von Trenz Electronic 
http://www.trenz-electronic.de/de/produkte/fpga-boards/trenz-electronic/te0725.html 
.

Was soll ich sagen? Es funktioniert wie erwartet. In zukünftigen 
Versionen werde ich noch etwas ändern:
Es kommt ein FT232RL drauf, AVDD für den ADC werden 3,0 statt 3,3 V, die 
Eingangsspannung wird statt 6 V 12 V sein, die Elkos werden durch Tantal 
ersetzt, die Stecker werden etwas anders ausgerichtet.

Für Kritik und Anregungen bin ich dankbar!

[Rufus Τ. F. (rufus)]

Warum kein Lötstoplack? Der hätte das Bestücken vermutlich vereinfacht.

[Gustl B. (-gb-)]

Das stimmt. Hab ich nicht gemacht weil ich nicht weiß wie man das 
richtig macht. Klar, Eagle kann das, kann ich auch einstellen und sieht 
auch ok aus, aber ich wollte keine weitere mögliche Fehlerquelle haben.

[Warmix Beerix (Gast)]

Den datenport könnte man früher auseinanderziehen, die eng parallelen 
leiter könnten Problem in richtung Übersprachen machen. Für *.sch hab 
ich grad keinen viewer; kannst du den schaltplan als PDF oder png 
beifügen?

[Gustl B. (-gb-)]

Mit Datenport meinst Du vermutlich die Datenausgänge des ADC? Vielen 
Dank für den Hinweis, werde ich in Zukunft beachten.

[Falk B. (falk)]

@ Warmix Beerix (Gast)

>Den datenport könnte man früher auseinanderziehen, die eng parallelen
>leiter könnten Problem in richtung Übersprachen machen.

Schon mal gesehen, wie eng die Datenleitungen bei RAMs auf einem PC 
Motherboard liegen?

@ Gustl Buheitel (-gb-)

>Mit Datenport meinst Du vermutlich die Datenausgänge des ADC? Vielen
>Dank für den Hinweis, werde ich in Zukunft beachten.

Der Hinweis ist Unsinn.

L1=10nH? Wirklich? Das halte ich für Nonsense. Selbst eine Ferritperle 
hat um die 1uH, die wäre dort wirklich sinnvoll.

Die Serienterminierung der ADC-Ausgänge ist recht weit vom IC weg. Sie 
wird zwar leidlich funktionieren, aber so ganz lehrbuchgerecht ist das 
nicht. Nimm 0603er Widerstände, die kann man noch vernünftig löten. Wer 
die sportliche Herausforderung liebt nimmt 0402, Masochisten 01005 ;-)
Wenn man die versetzt pltziert, bekommt man das recht eng hin. Die 
monströs breiten leiterbahnen zwischen den Widerständen und dem 
Steckverbinder sind auch nicht sinnvoll. Denn bei einer 1,5mm dicken, 2 
lagigen Platine bekommt man so oder so keine sinnvollen 50 Ohm 
Wellenwiderstände hin ;-) Braucht man auch nicht.

Bei solchen kleinen ICs kann man sich auch den "Luxus" von kleinen 0,3mm 
VIAs leisten, zumindest  dort, wo es wirklich sinnvoll ist, nah am IC.

Ob dein ADC mit dem 10K Poti am Eingang glücklich wird? Ein ADC will im 
Normalfall eine eher niederohmige Quelle sehen, denn er muss den 
Sample&Hold Kondensator schnell aufladen. Darum sieht man bei LANGSAMEN 
Eingangssignalen immer einen Kondensator am ADC-Eingang, so 1-10nF. Bei 
schnellen einen OPV.

Deine Taktleitung in ein Spalier aus VIAs zu legen ist reine Paranoia 
;-)
Ein bisschen Abstand zu den Datenleitungen (5mm reichen locker) und eine 
Massefläche sind ausreichend.

Die Parallelschaltung von 1nF und 100nF im SMD-Gehäuse hat eher 
hömiopatische Wirkung. 100nF in 0805 oder 0603 reichen.

Ach ja, man kann einen Schaltplan auch sauber zeichnen. Mit Rahmen 
(frames.lbr) und vor allem Sichtbaren Netznamen bzw. Labels, wenn man 
meint, das auf getrennte Schaltplanseiten zeichnen zu müssen. Eigentlich 
paßt so eine einfache Schaltung locker auf EINE A3 Seite.

Hat deine Schaltung die Knotenlunktseuche? Knotenpunkte gehören nur an 
Knotenpunkte, nicht an einfache Bauteilanschlüsse.

An deinem ADC Symbol fehlen die Platzhalter >Name und >Value.

Informiere dich mal über die Benutzung von NAME und VALUE bei Egale. In 
NAME gehört BauteilNAME rein, z.B. IC1, in VALUE der Wert z.B. 10k, 
ADxyz etc.

Die Pin-Richtungen deines ADC-Symbols stimmen größtenteils nicht, da 
erzeugt der ERC haufweise Fehler.

Die Verwendung von GND und VCC Labels würde dem Schaltplan gut tun.
Deine Spannungsregler sind kopfstehend gezeichnet, das macht man nicht, 
bestenfalls mit Reglern für negative Spannungen.

Ein Raster von 0.001 Inch braucht man im Layout auch eher nicht.

Netznamen platziert man AUF dem Netz, nicht irgendwo daneben.

Schräge Signalnetze gibt es im Schaltplan bis auf wenige Ausnahmen 
nicht.
Man zeichnet keinerlei Leitungen durch Symbole.

Schaltplan richtig zeichnen

https://www.mikrocontroller.net/articles/Eagle_im_Hobbybereich#Layout

Für die Befestigungsbohrungen nimmt man fertige Symbole aus holes.lbr.

>Warum kein Lötstoplack? Der hätte das Bestücken vermutlich vereinfacht.

>Das stimmt. Hab ich nicht gemacht weil ich nicht weiß wie man das
>richtig macht. Klar, Eagle kann das, kann ich auch einstellen und sieht
>auch ok aus, aber ich wollte keine weitere mögliche Fehlerquelle haben.

Da muss man GAR NICHTS einstellen, einfach nur das .brd File an PCB-Pool 
senden und beim Auftrag Lötstoplack wählen. Fertig!

Hast du das Board auch mal richtig auf Herz und Nieren getestet? Ich 
meine, welche Signalqualität bringt es? Denn einen 65 Ms/s 12 Bit 
Wandler baut man nicht einfach mal so auf. Geringes Rauschen, Störungen 
und hohes SFDR muss man sich verdienen.

OK, genug gemeckert ;-)

Siehe Anhang.

[Gustl B. (-gb-)]

Falk B. schrieb:
> L1=10nH? Wirklich? Das halte ich für Nonsense. Selbst eine Ferritperle
> hat um die 1uH, die wäre dort wirklich sinnvoll.

Das ist so im Datenblatt IIRC. Aber habe auch kein Gefühl für 
Induktivitäten. Verlötet habe ich eine 100 nF, weil der DC Widerstand 
sowieso niedrig ist.

> Die Serienterminierung der ADC-Ausgänge ist recht weit vom IC weg. Sie
> wird zwar leidlich funktionieren, aber so ganz lehrbuchgerecht ist das
> nicht.

Wieso ist das so? Kannst Du das erklären? Früher hab ich das ganz ohne 
Widerstände gemacht.


> Nimm 0603er Widerstände, die kann man noch vernünftig löten.

Mache ich, aber ich will 0805 Pads.

> Ob dein ADC mit dem 10K Poti am Eingang glücklich wird? Ein ADC will im
> Normalfall eine eher niederohmige Quelle sehen, denn er muss den
> Sample&Hold Kondensator schnell aufladen. Darum sieht man bei LANGSAMEN
> Eingangssignalen immer einen Kondensator am ADC-Eingang, so 1-10nF. Bei
> schnellen einen OPV.

Das Signal das ich rein bekomme ist ein gaußförmiger positiver 
Spannungsimpuls von ca. 10 us Länge. Amplitude geht von 0 vis fast 12 V 
hoch. Mit den Potis kann ich halt die Amplitude einstellen und auch 
durch den VIN- ds Sognal hoch und runter verschieben. Aber gut, 
vielleicht in Zukunft ein anderes Poti. Ich will mir aber auch den ADC 
nicht schlachten.

> Deine Taktleitung in ein Spalier aus VIAs zu legen ist reine Paranoia
> ;-)

VIAs waren gerade im Angebot. Danke, werde das etwas ausdünnen.

> Die Parallelschaltung von 1nF und 100nF im SMD-Gehäuse hat eher
> hömiopatische Wirkung. 100nF in 0805 oder 0603 reichen.

So steht es im Datenblatt. Und naja, kostet ja fast nix ...

> Ach ja, man kann einen Schaltplan auch sauber zeichnen. Mit Rahmen
> (frames.lbr) und vor allem Sichtbaren Netznamen bzw. Labels, wenn man
> meint, das auf getrennte Schaltplanseiten zeichnen zu müssen. Eigentlich
> paßt so eine einfache Schaltung locker auf EINE A3 Seite.

Ja, kann man, stimmt. Ja, passt auch auf eine Seite aber ... zuerst was 
das ADC Teil nur als eigene Platine gedacht.


> Informiere dich mal über die Benutzung von NAME und VALUE bei Egale. In
> NAME gehört BauteilNAME rein, z.B. IC1, in VALUE der Wert z.B. 10k,
> ADxyz etc.
> Die Pin-Richtungen deines ADC-Symbols stimmen größtenteils nicht, da
> erzeugt der ERC haufweise Fehler.

OK, vielen Dank, wenn ich mal Zeit habe mach ich das. Funktioniert ja 
auch so.

> Netznamen platziert man AUF dem Netz, nicht irgendwo daneben.

Ich hab da gar nichts mit gemacht, ich brauche keine Beschriftung auf 
dem Board.

Auch vielen Dank für die restliche Kritik. Das war mein erstes Layout 
mit Eagle, werde also noch ne Menge lernen ...

OK, wenn das so einfach mit dem Lötstopp ist ... aber brauche ich den? 
Das kostet doch nur.

Getestet habe ich, klar und zwar werden mit dem ADC Energiespektren von 
radioaktivem Zerfall aufgenommen. Wie machen das hier auch mit gekauften 
ADCs die aber nicht sehr modern sind. Meine Kreation ist leicht besser 
wie die gekauften Modelle. Auf dem Markt gibt es natürlich noch viel 
bessere zu kaufen, aber die machen das auch anders. Während ich stumpf 
sample und am Ende die Summe der Samples als Impulsfläche zum PC 
übertrage fitten aktuelle und teure Modelle in die Samples eines ADC 
dann auch die ideale Gaußkurve hinein. Das machen die auch mit einem 
FPGA, aber ich hab leider keine Ahnung wie ich das in VHDL machen 
könnte. Naja, das was die Hardware hier kann ist auf jeden Fall 
ausreichend, limitierend ist da eher die Auflösung des Detektors.

Vielen Dank für den Anhang!

[Warmix Beerix (Gast)]

Falk B. schrieb:
> @ Warmix Beerix (Gast)
>
>>Den datenport könnte man früher auseinanderziehen, die eng parallelen
>>leiter könnten Problem in richtung Übersprachen machen.
>
> Schon mal gesehen, wie eng die Datenleitungen bei RAMs auf einem PC
> Motherboard liegen?

Ja, das sind da aber differentialle Signale die auf 
impedanzkontrollierten Leitung geführt werden und eine Masselayer 
drunter.

Das hier ist eine einlagige Platine und ein AD-Wandler mit 12 bit 3v3 
single ended data ports die auf eine Steckerleiste unbekannter kap. Load 
und Reflexionsfaktor gehen. Mag sein das die 65 MSPS unkritisch sind, 
aber was macht man falsch wenn man die eh nötige Auffächerung chip-nah 
startet?

[Falk B. (falk)]

@Gustl Buheitel (-gb-)

>> L1=10nH? Wirklich? Das halte ich für Nonsense. Selbst eine Ferritperle
>> hat um die 1uH, die wäre dort wirklich sinnvoll.

>Das ist so im Datenblatt IIRC.

Kann ich kaum glauben. 10nH (NANOhenry) sind 10mm Leitung.

> Aber habe auch kein Gefühl für
>Induktivitäten. Verlötet habe ich eine 100 nF,

Kaum. Dann würde kein Gleichstrom durchkommen ;-)

>> Die Serienterminierung der ADC-Ausgänge ist recht weit vom IC weg. Sie
>> wird zwar leidlich funktionieren, aber so ganz lehrbuchgerecht ist das
>> nicht.

>Wieso ist das so?

Weil das die HF so will.

> Kannst Du das erklären?

Hmm, das würde jetzt länger dauern.

Gemäß Lehrbuch funktioniert eine Serienterminierung nur dann gut, wenn 
sie sehr nah am Treiber liegt. In der Praxis legt man sie manchmal auch 
in die Mitte eines bidirektionalen Signals, z.B. bei Datenbus von RAMs. 
Das funktioniert erstaunlich gut, auch wenn es der Theorie widerspricht 
;-)

>> Nimm 0603er Widerstände, die kann man noch vernünftig löten.

>Mache ich, aber ich will 0805 Pads.

Bis du SOO grobmotorisch?

>> Eingangssignalen immer einen Kondensator am ADC-Eingang, so 1-10nF. Bei
>> schnellen einen OPV.

>durch den VIN- ds Sognal hoch und runter verschieben. Aber gut,
>vielleicht in Zukunft ein anderes Poti. Ich will mir aber auch den ADC
>nicht schlachten.

Klar, aber ohne einen GUTEN Eingangspuffer ist der beste ADC nix wert.

>> Die Parallelschaltung von 1nF und 100nF im SMD-Gehäuse hat eher
>> hömiopatische Wirkung. 100nF in 0805 oder 0603 reichen.

>So steht es im Datenblatt. Und naja, kostet ja fast nix ...

Außer Platz.

>> Netznamen platziert man AUF dem Netz, nicht irgendwo daneben.

>Ich hab da gar nichts mit gemacht, ich brauche keine Beschriftung auf
>dem Board.

Ich meine den Schaltplan.

>OK, wenn das so einfach mit dem Lötstopp ist ... aber brauche ich den?

Damit man sauber und einfach löten kann und nicht das halbe Board mit 
Lötzinn vollkleckert. Besonders wo viele, enge Leiterbahnen verlaufen.

>Das kostet doch nur.

Er ist den Preis wert. Das wird dir jeder sagen, der mit SMD arbeitet.

>Getestet habe ich, klar und zwar werden mit dem ADC Energiespektren von
>radioaktivem Zerfall aufgenommen.

Das ist kein Test, das ist die Anwendung. Ein klassischer Test ist das 
Messen eines reinen Sinussignals mit hoher Frequenz, bei dir bis zu 32 
MHz. Nimm einfach mal SAUBEREN 10 MHz Sinus und miss das Spektrum. Und 
lies was über SFDR.

https://de.wikipedia.org/wiki/Spurious_Free_Dynamic_Range

http://www.google.de/url?sa=t&rct=j&q=&esrc=s&source=web&cd=1&cad=rja&uact=8&ved=0ahUKEwjChLai4dfNAhWJEywKHbYoC9UQFggqMAA&url=http%3A%2F%2Fwww.analog.com%2Fmedia%2Fen%2Ftraining-seminars%2Ftutorials%2FMT-003.pdf&usg=AFQjCNF35pUM5PtH6lzh4_yXBltuMlxVvg&sig2=jUS5K3SpQTkqqYII09fYLw

[Falk B. (falk)]

@Warmix Beerix (Gast)

>>>Den datenport könnte man früher auseinanderziehen, die eng parallelen
>>>leiter könnten Problem in richtung Übersprachen machen.
>
>> Schon mal gesehen, wie eng die Datenleitungen bei RAMs auf einem PC
>> Motherboard liegen?

>Ja, das sind da aber differentialle Signale die auf

Nö, bei Old School SDRAM ist das alles single ended.

>impedanzkontrollierten Leitung geführt werden und eine Masselayer
>drunter.

Der OP hat auch eine Massefläche.

>Das hier ist eine einlagige Platine

Nö.

>und ein AD-Wandler mit 12 bit 3v3
>single ended data ports die auf eine Steckerleiste unbekannter kap. Load
>und Reflexionsfaktor gehen.

Laß mal die Kirche im Dorf.

> Mag sein das die 65 MSPS unkritisch sind,
>aber was macht man falsch wenn man die eh nötige Auffächerung chip-nah
>startet?

Ich bin kein Freund von Paranoia und Halbwissen.

[Warmix Beerix (Gast)]

Falk B. schrieb:
>>und ein AD-Wandler mit 12 bit 3v3
>>single ended data ports die auf eine Steckerleiste unbekannter kap. Load
>>und Reflexionsfaktor gehen.
>
> Laß mal die Kirche im Dorf.

???
Schau dir mal Schematic/ Layoutvorschlag fürs Evalboard von Analog im 
Datenblatt an, die packen sogar noch einen line driver zwischen ADC und 
Verbinder. Ebenso chipnahe Auffächerung, was ja die Forderung nach 
Serienwiderständen nah am Chip ohnehin impliziert.

>> Mag sein das die 65 MSPS unkritisch sind,
>>aber was macht man falsch wenn man die eh nötige Auffächerung chip-nah
>>startet?
>
> Ich bin kein Freund von Paranoia und Halbwissen.

Das Du kein Freund bist glaub ich dir, aber das beantwortet die Frage 
nicht.

[Gustl B. (-gb-)]

Hier 
http://www.analog.com/media/en/technical-documentation/data-sheets/AD9235.pdf 
Seite 21 eher links oben ist eine L1 und auf Seite 35 ist sie als Item 8 
angegeben. Ich schließe einen Tippfehler dort aus weil es ist ein 0603 
Bauteil, da passen 10 nF schon.

Falk B. schrieb:
>> Aber habe auch kein Gefühl für
>>Induktivitäten. Verlötet habe ich eine 100 nF,
>
> Kaum. Dann würde kein Gleichstrom durchkommen ;-)

Wieso? Die 100 nF haben kaum DC Widerstand (so 1 Ohm), also kommt DC 
voll durch.

> Bis du SOO grobmotorisch?

Eigentlich nicht. Naja ok, werde ich austauschen.

> Gemäß Lehrbuch funktioniert eine Serienterminierung nur dann gut, wenn
> sie sehr nah am Treiber liegt. In der Praxis legt man sie manchmal auch
> in die Mitte eines bidirektionalen Signals, z.B. bei Datenbus von RAMs.
> Das funktioniert erstaunlich gut, auch wenn es der Theorie widerspricht
> ;-)

Ok, also HF Voodoo, Danke!

> Klar, aber ohne einen GUTEN Eingangspuffer ist der beste ADC nix wert.

Das heißt Poti mit kleinerem Widerstand nehmen, OK. Was ist da gut? 1K 
Ohm?

Gut, also will ich Lötstopp. Mal gucken.

Wie teste ich das mit dem reinen Sinus? Wo bekomme ich den günstig her 
und welches Spektrum sollte ich da wie messen? Muss ich dann FFT im FPGA 
machen oder das ganze Signal zum PC schicken? Will das eigentlich 
vermeiden solange es seinen Zweck erfüllt. Ich will ja auch nichts 
verkaufen.

Also vielen Dank, wann ich was umsetze wird sich zeigen, erstmal muss 
ich das mit dem FT232RL testen und habe auch noch ein paar andere 
Baustellen.

[Falk B. (falk)]

@Warmix Beerix (Gast)

>> Laß mal die Kirche im Dorf.

>???

>Schau dir mal Schematic/ Layoutvorschlag fürs Evalboard von Analog im
>Datenblatt an, die packen sogar noch einen line driver zwischen ADC und
>Verbinder.

Spielerei, Overkill oder was auch immer, wirklich nötig ist der nicht, 
denn der ADC hat einen internen Buffer, der auch seine eigene 
Stromversorgung hat. Das ist seit Ewigkeiten Standard. Jaja, man kann 
jetzt wieder argumentieren, daß so ein Buffer NOCH mehr Entkopplung 
bringt. Ja tut er, die Frage ist nur, wieviel und wie relevant das 
wirklich ist. Es ist mehr oder weniger ein Angstpuffer.

> Ebenso chipnahe Auffächerung, was ja die Forderung nach
> Serienwiderständen nah am Chip ohnehin impliziert.

Auch die sind hier akademisch, denn die Verbindung zwischen dem ADC und 
dem Buffer ist sehr kurz. Viel mehr würde man die hinter dem Buffer 
brauchen, denn dort sind die Leitungen deutlich länger, zumal auch nach 
dem Steckverbinder auf dem nächsten Board nicht sofort der nächste 
Logikeingang liegt.

>>> Mag sein das die 65 MSPS unkritisch sind,
>>>aber was macht man falsch wenn man die eh nötige Auffächerung chip-nah
>>>startet?

>> Ich bin kein Freund von Paranoia und Halbwissen.

>Das Du kein Freund bist glaub ich dir, aber das beantwortet die Frage
>nicht.

Das Übersprechen der Datenleitungen ist auch bei 0,2mm Abstand klein 
genug, um nicht zu stören. Es sind Digitalsignale, keine 
hochempfindlichen Analogsignale.

[Falk B. (falk)]

@ Gustl Buheitel (-gb-)

>http://www.analog.com/media/en/technical-documenta...
>Seite 21 eher links oben ist eine L1 und auf Seite 35 ist sie als Item 8
>angegeben. Ich schließe einen Tippfehler dort aus weil es ist ein 0603
>Bauteil, da passen 10 nF schon.

Nö, den Spuilen haben nH, nicht nF. Ausserdem steht doch dort eindeutig 
FBEAF, ferrit bead. Hmm, es sind tatsächlich 10nH laut 
Herstellerdatenblatt!

http://www.coilcraft.com/0603cs.cfm


>> Kaum. Dann würde kein Gleichstrom durchkommen ;-)

>Wieso? Die 100 nF haben kaum DC Widerstand (so 1 Ohm), also kommt DC
>voll durch.

Nö. 10nF wären ein Kondensator ;-)

>Das heißt Poti mit kleinerem Widerstand nehmen, OK. Was ist da gut? 1K
>Ohm?

Ein Buffer, so wie auf dem Eval-Board im Datenblatt.

>Wie teste ich das mit dem reinen Sinus? Wo bekomme ich den günstig

U.A. aus einem Quarzoszillator mit Sinusausgang.

> her
>und welches Spektrum sollte ich da wie messen?

Ja welches wohl, wenn der Eingang ein reiner Sinus ist?

> Muss ich dann FFT im FPGA
>machen

Nein!!! Nur möglichst viele Daten aufnehmen.

> oder das ganze Signal zum PC schicken?

JA!

[Gustl B. (-gb-)]

OK es ging Dir also um die Einheit F statt H OK gut, mein Fehler, aber 
dann sind 10 nH OK? Wo ist da der Unterschied zwischen Perle und Spule? 
Ist doch beides Induktivität?!

HM Buffer könnte man machen, ja, aber ist auch jetzt schon gut genug. 
Also ich hab das hier gepostet weil ich das gemacht habe und zufrieden 
bin, ich hab keinen Druck da was zu optimieren, werde aber Vorschläge 
wenn sie sich leicht umsetzen lassen in neuere Versionen einfließen 
lassen.

Einen Quarz mit Sinus habe ich nicht. Also das mit dem Messen würde ich 
machen wenn mir irgendwas zu schlecht wäre aber so ist mir da der 
Aufwand zu groß.

[Antti L. (xilant)]

ADC messung:
http://www.ti.com/tool/tsw2110evm

oder billiger ein belibiges true sine osc wie:
http://www.euroquartz.co.uk/Portals/0/hs14.pdf

aber erstmal wirklich gut zu hören das es so geklappt hat mit dem ADC 
Anbindung, meist hören wir nix zurück..

Kommentare zu Schaltbild:

1) die 10K potis sind schon etwas ungewöhnlich für Eingang zu high-speed 
ADC, aber kann sein die sind genau das passende anti-alias..

2) Abhängig von der art der Messung und Auswertung ist ADC Clock Jitter 
Empfindlichkeit unterschiedlich, im Normalfall sollte man nicht den ADC 
sample Clock aus dem FPGA nehmen, obwohl auch ADI selber mal so macht.

ADC Evaluierung: man speicher mit Sinus Eingang (nah zu voll Anschlag), 
daten ab, dann macht FFT, und dann naja sieht man was..

[Gustl B. (-gb-)]

Du bist ja einer von Trenz, also Lob und Anerkennung! Das Modul ist 
wirklich schick und genau das was ich gesucht habe.

Bei dem Programmer XMOD wäre es vielleicht noch ganz cool, wenn man dem 
ein paar mehr Pins spendiert hätte, so dass der FT2232H auch als FIFO 
verwendet werden kann und nicht nur als UART. Aber auch so schon sehr 
gut!

Für die ADC Clock reicht mir die aus dem FPGA, die kommt direkt aus 
einer PLL.

Mit den Potis bin ich eigentlich auch zufrieden aber gut, das werde ich 
mir mal genauer angucken.

Zum Testen, also ich wollte mir da eigentlich nichts kaufen, aber ich 
habe ein Oszi, ein DSOX2000 mit Signalgenerator, das kann auch Sinus. 
Ist das auch ok oder sollte es schon was Besseres sein zum Testen?

Edit: Hab mir jetzt mal einen "Trimble Oscillator OCXO 65256 10Mhz Sine 
Wave" geshoppt bei eBay. Vielleicht wird das also doch was mit 
ordentlichem Geteste.

[Antti L. (xilant)]

PLL in FPGA sind naja, nicht so gute PLL's, und alles was durch FPGA 
geht sammelt nochmal jitter drauf.

es ist nicht immer so schlimm wie man es erwarten könnte, aber man muss 
damit rechnen das es jitter da ist, immer.

im Anhang ist im FPGA gemessenes jitter von 2 CASCADED PLL in Artix-7
das untere signal ist STEIGENDE FLANKE, sampled in 400 femtosekunden 
raster, es daurt fast 200ps bis das signal wider ruhig ist.

ein tick ist 400 fs, das CLOCK jitter ist fast

500 ticks etwa => 200 ps p-p jitter

um das jitter von einem PLL zu messen muss ich noch mein mess-instrument 
verbessern :) mit dem vorläufigen variante haben ich => 40 ps gesehen, 
obwohl es sollte eigentlich etwas mehr sein.

das kleinste jitter was Ich am FPGA Ausgang gemessen haben war so 14 ps 
RMS, aber da machte schon länge von SMA Kabel unterschiede, 50cm Kabel 
15 ps, 15cm 14ps..

Aber das alles ist schwer richtig zu messen, oft macht man das Signal 
mit anzapfen der probe Kaput und sieht das was nicht da ist.

[Gustl B. (-gb-)]

Oh ok. Also will ich vielleicht auch noch einen externen guten Taktgeber 
auf dem Board. Und mit dem füttere ich dann sowohl ADC wie auch FPGA? 
Ich kann halt nicht abschätzen was wie viel ausmacht an Verbesserung, 
also wieviel machen diese 22 Ohm Serienwiderstände aus? Wieviel ein 
anderes Poti von vielleicht nur 1K, wieviel würde ein Buffer am Eingang 
bringen, was würde eine größere Induktivität bei der Spannungsversorgung 
ändern?

Ich vermute man kann noch einiges rausholen wenn man will und viel Zeit 
investiert und auch alles genau durchmisst, aber ... also so passt mir 
das eigentlich sogar schon.

[Gustl B. (-gb-)]

So, jetzt hab ich einen 50MHz SMD Oszillator mit 4 Anschlüssen und 25ppm 
Jitter, das sollte OK sein und da will ich jetzt den ADC und das FPGA 
dran hängen. Das Taktsignal sieht aber nicht soooo schön aus, also bei 
weitem kein Sinus und hat im FFT auch viele Obertöne. Wenn ich da eine 
1uH Spule dazuschalte siehtbes schon sehr viel besser aus und im FFT ist 
auch nur ein hoher Peak bei den 50MHz alle anderen sind deutlich 
niedriger. Die Frage ist jetzt:
Soll ich das über die Spule an ADC und FPGA anschließen oder direkt?
Und: Ist das Tastverhältnis wichtig? Ich vermute der Oszillator hat eher 
40/60 als 50/50.
Vielen Dank!

[Falk B. (falk)]

@ Gustl Buheitel (-gb-)

>So, jetzt hab ich einen 50MHz SMD Oszillator mit 4 Anschlüssen und 25ppm
>Jitter,

Kaum. 25ppm ist die Frequenztoleranz.

>das sollte OK sein und da will ich jetzt den ADC und das FPGA
>dran hängen. Das Taktsignal sieht aber nicht soooo schön aus, also bei
>weitem kein Sinus und hat im FFT auch viele Obertöne.

;-)

Was ist es denn nun WIRKLICH? EIn 50 MHz Oszillator mit Rechteckausgang 
oder Sinusausgang? Wer macht die FFT? Dein Oszi? Welches ist das? Wie 
ist dein Oszillator angeschlossen?

> Wenn ich da eine
>1uH Spule dazuschalte siehtbes schon sehr viel besser aus und im FFT ist
>auch nur ein hoher Peak bei den 50MHz alle anderen sind deutlich
>niedriger.

Kaum. Mit einem 65 Msmps/s ADC kann man unter normalen Umständen (KEINE 
Unterabtastung) gar keine 50 MHz sampeln.

>Und: Ist das Tastverhältnis wichtig? Ich vermute der Oszillator hat eher
>40/60 als 50/50.

DU solltest Lesen und nach Möglichkeit VERSTEHEN lernen.

"Ein klassischer Test ist das
Messen eines reinen Sinussignals mit hoher Frequenz, bei dir bis zu 32
MHz. Nimm einfach mal SAUBEREN 10 MHz Sinus und miss das Spektrum. Und
lies was über SFDR."

Ausserdem empfehle ich vorher einen Eigenrauschtest. Einfach deinen 
Eingang kurzschließen und ein paar tausend Samples aufnehmen. Die kann 
man dann durch eine Statistik jagen und ein Histogramm erstellen.

Außerdem muss man bei der FFT der Daten aufpassen. Die Fensterlänge 
(Meßdatenreihe) sollte im Idealfall sehr groß und ein EXAKTES Vielfaches 
der Eingangsperiodendauer sein, sonst bekommt man Nebenlinien im 
Spektrum, die gar nicht da sind. Siehe Fensterfunktion der FFT.

[Gustl B. (-gb-)]

Also einen Sinus TCXO hab ich jetzt auch mit 10 MHz der im FFT vom Oszi 
sehr schön aussieht.

Die 50 MHz will ich als Takt für ADC und FPGA verwenden. Weil der Takt 
aus der FPGA PLL der derzeit zum ADC geht wohl nicht sonderlich schön 
ist. Klar als Takt muss das kein Sinus sein, aber ich habe eben keine 
Ahnung. Habe mir also einen TXC 50.0 BCqMM gekauft, angeschlossen und 
geguckt was der liefert. Mit der Spule könnte ich das Signal das aus dem 
Oszillator rauskommt fast zu einem 50 MHz Sinus machen. Die Frage ist 
also ob ADC und FPGA am Takteingang lieber etwas wie einen Sinus oder 
einen unschönen Rechteck haben sollen.

Das FFT macht mein DSOX2002a, aber derzeit geht es nicht um die Samples 
vom ADC sondern darum wie ich ADC und FPGA mit einem schönen Takt ohne 
PLL dazwischen versorgen.

[Falk B. (falk)]

@Gustl Buheitel (-gb-)

>Also einen Sinus TCXO hab ich jetzt auch mit 10 MHz der im FFT vom Oszi
>sehr schön aussieht.

Gut.

>Die 50 MHz will ich als Takt für ADC und FPGA verwenden. Weil der Takt
>aus der FPGA PLL der derzeit zum ADC geht wohl nicht sonderlich schön
>ist.

Ach so, das hab ich falsch verstanden.

> Klar als Takt muss das kein Sinus sein,

Darf er auch gar nicht. Takte müssen eher steilflankig sein. Bei 1 GHz 
ist der Takt dann vielleicht eher sinusförmig ;-)

> aber ich habe eben keine
>Ahnung. Habe mir also einen TXC 50.0 BCqMM gekauft, angeschlossen und
>geguckt was der liefert.

Dazu muss man erstmal RICHTIG messen. Das geht mit dem Tastkopfanschluß 
los.

https://www.mikrocontroller.net/articles/Oszilloskop#Tastk.C3.B6pfe_richtig_benutzen

> Mit der Spule könnte ich das Signal das aus dem
>Oszillator rauskommt fast zu einem 50 MHz Sinus machen.

NEIN!

> Die Frage ist
>also ob ADC und FPGA am Takteingang lieber etwas wie einen Sinus oder
>einen unschönen Rechteck haben sollen.

Ein schönes Rechteck. 50 MHz haben 20ns Periodendauer, da sollte die 
Anstiegszeit nicht über 2ns liegen.

>Das FFT macht mein DSOX2002a,

Welche Bandbreite hat das? Welcher Tastkopf? Welche Bandbreite hat der?
Bei einem 50 MHz Taktsignal braucht man 1.) Ein Oszi mit 500MHz++ 
Bandbreite um da überhaupt noch was eckiges zu sehen und einen passenden 
Tastkopf. Die üblichen 10:1 10 MHz Dinger sind da meist überfordert, da 
nimmt man einen passiven Z0 Tastkopf.

http://www.signalintegrity.com/Pubs/straight/probes.htm

>aber derzeit geht es nicht um die Samples
>vom ADC sondern darum wie ich ADC und FPGA mit einem schönen Takt ohne
>PLL dazwischen versorgen.

OK. Das sollte man aber vorher einfach mal sagen.

[Falk B. (falk)]

Nachtrag. Mit einem 70MHz Oszi einen 50 MHz Rechteckausgang messen zu 
wollen ist naiv ;-)

[Gustl B. (-gb-)]

Naja das Oszi hat nach dem Bandbreitenhack 200MHz und die Tastköpfe 
auch. OK also Rechteck, das klingt doch gut, aber wie beschalte ich den 
Stein richtig? Hab den derzeit zu Testzwecken auf Lochraster mit Masse 
und Versorgungsspannung und sonst keine weiteren Bauteile dran. Sieht 
aber nicht sehr nach Rechteck aus was da rauskommt.

Der 10MHz mit dem schönen Sinus am Ausgang ist kein TCXO wie oben 
geschrieben sondern ein OCXO. Mit dem teste ich später mal den ADC.

[Falk B. (falk)]

@ Gustl Buheitel (-gb-)

>Naja das Oszi hat nach dem Bandbreitenhack 200MHz und die Tastköpfe
>auch.

Jaja, das GLAUBST du. Aber du hast ja schon mehrfach in diesem Thread 
bewiesen, daß du kein Interesse an ECHTEN Meßwerten und Test hast, 
sondern lieber an die tollen Eigenschaften deiner Schaltung bzw. jetzt 
deiner Meßgeräte glaubst ;-)

Wer glaubt zu wissen, muss wissen, er glaubt.

> OK also Rechteck, das klingt doch gut, aber wie beschalte ich den
>Stein richtig?

Mein Gott, ist das SOOO schwer? Der hat effektiv nur 3 Pin, VCC, GND und 
Ausgang.

>Hab den derzeit zu Testzwecken auf Lochraster mit Masse
>und Versorgungsspannung und sonst keine weiteren Bauteile dran. Sieht
>aber nicht sehr nach Rechteck aus was da rauskommt.

Erstens weil der Entkoppelkondensator fehlt und 2. weil deine Meßtechnik 
nie im Leben 200 MHz hat. Von Signalqualität wollen wir bei diesen 
Billiggurken auch lieber nicht reden. Ich kann mal einen 50 MHz 
Oszillator mit einem 1 GHz Scope in der 4ma messen, dann siehst du 
vielleicht, was ich meine.
Außerdem ist die Tastkopfanbindung kritisch, sagte ich bereits.

>Der 10MHz mit dem schönen Sinus am Ausgang ist kein TCXO wie oben
>geschrieben sondern ein OCXO. Mit dem teste ich später mal den ADC.

Ob TCXO oder OCXO ist für den ADC-Test egal, dort geht es nur um 
Kurzzeitstabilität und spektrale Reinheit.

[Gustl B. (-gb-)]

Nein das glaube ich nicht, sondern das Oszi wird so verkauft. Also die 
70MHz Version hat identische Hardware wie die 200MHz Version und das 
Bandbreitenlimit kann man in Software freischalten. Aber danke für die 
Unterstellung.

Natürlich ist auch das Anschließen der 3 Kontakte nicht schwer, das 
hatte ich ja schon geschafft sonst gäbe es gar kein Signal mit dem Takt, 
die Frage bezog sich also auf zusätzliche Bauteile die man vielleicht 
noch braucht. Dann erwähnt Du einen Entkoppelkondensator, sagst aber 
nicht wo der hin soll. Und nein ichnhabe nicht das Geld für ein 1GHz 
Oszi, ich mache das als Hobby. Das mit dem Taktgeber probiere ich wegen 
einem Hinweis dazu aus diesem Thread. Wenn das passt werde ich mal mit 
dem 10MHz Sinus am ADC messen.

Ich bin zufrieden mit dem ADC wie er ist weil er den Zweck erfüllt. Das 
was ich mit meiner Messtechnik hier noch machen kann und was auch 
zeitlich im Rahmen bleibt werde ich machen, alles Andere eben nicht.

[Falk B. (falk)]

@Gustl Buheitel (-gb-)

>Nein das glaube ich nicht, sondern das Oszi wird so verkauft. Also die
>70MHz Version hat identische Hardware wie die 200MHz Version und das
>Bandbreitenlimit kann man in Software freischalten.

Hmmm. Ich habe bei Rigol-Oszis auch schon solche Hacks im Netz gesehen, 
die Signalqualität war nicht berauschend, trotz höherer Bandbreite. Ob 
die Billigprodukte von Keysight (ex. Agilent ex. HP)  besser sind, wage 
ich zu bezweifeln. Hast du schon mal eine ECHTE Messung der Bandbreite 
gemacht? mit einer eintsprechend schnellen Signalquelle?

> Aber danke für die Unterstellung.

Beobachtung.

>Natürlich ist auch das Anschließen der 3 Kontakte nicht schwer, das
>hatte ich ja schon geschafft sonst gäbe es gar kein Signal mit dem Takt,

WOW!

>die Frage bezog sich also auf zusätzliche Bauteile die man vielleicht
>noch braucht. Dann erwähnt Du einen Entkoppelkondensator, sagst aber
>nicht wo der hin soll.

Dort, wo er IMMER hin muss!

https://www.mikrocontroller.net/articles/Kondensator#Entkoppelkondensator


> Und nein ichnhabe nicht das Geld für ein 1GHz
>Oszi,

Das hat auch keiner verlangt.

> ich mache das als Hobby. Das mit dem Taktgeber probiere ich wegen
>einem Hinweis dazu aus diesem Thread. Wenn das passt werde ich mal mit
>dem 10MHz Sinus am ADC messen.

Anders herum wird ein Schuh draus. Du solltest JETZT erstmal messen, was 
dein Board kann, dann kannst du es umbauen und noch einmal messen. Dann 
sieht man auch, ob das was gebraucht hat.

>Ich bin zufrieden mit dem ADC wie er ist weil er den Zweck erfüllt.

Er zeigt dir ein paar Meßkurven an, die nicht total schlecht aussehen, 
mehr nicht. Alles andere ist Glauben und Hoffen. Du weißt nicht, wie 
hoch das Eigenrauschen/Eigenstörungen sind (Die Messung ist trivial und 
schnell!), ebenso nicht die SFDR. Wenn man schon einen recht guten 12 
Bit Wandler auf ein Board lötet, sollte man auch testen, ob der auch 
ansatzweise das leistet, was das Datenblatt verspricht. Denn sonst 
hättest du auch einen gurkigen 8 Bit Wandler nehmen können, der hätte 
die gleichen Daten ausgespuckt.

>Das
>was ich mit meiner Messtechnik hier noch machen kann und was auch
>zeitlich im Rahmen bleibt werde ich machen, alles Andere eben nicht.

Gut, aber vor einigen Postings klang das noch nach "kein Bock, läuft 
doch, kommen Daten raus".

Wir sind gespannt auf die Ergebnisse.

[Gustl B. (-gb-)]

So, also jetzt wurde mal gemessen.
ADC Clock kommt mit 65MHz aus der PLL im FPGA, die Daten bekomme ich nur 
langsam über einen UART zum PC, ich habe also das Sognal in Echtzeit in 
Blockrams geschrieben und dann langsam zum Rechner und das wiederholend 
hintereinander. (Musste dazu etwas VHDL schreiben ...)
Übertragen wurden natürlich die vollen 12 Bits und daraus wurde dann die 
Wertetabelle im Anhang. Einmal 10MHz aus dem OCXO, sieht aus als sei da 
eine 5MHz AM-Modulation drauf und in der Tat, wenn man nach dem Trimble 
65256 sucht findet man auch solche Aussagen im Internet. Die 5MHz 
stammen aus dem Signalgenerator meines Oszis.
Dann habe ich mit Python FFT daraus gerechnet und sowohl das Python als 
auch die FFT (als Bild) angehängt.

Nach meiner Laienhaften Beurteilung sieht das schon echt ok aus, 
wahrscheinlich mach ich wieder irgendetwas total amateurhaft falsch und 
werde gleich hart kritisiert, aber das ist eben das was ich so kann. 
Also nach bestem Wissen und Gewissen :-)

Edit: Weil mein Browser kein TIFF mag hab ich noch PNG rangehangen. 
Leider kann ich die TIFFs nicht mehr entfernen.
So auch noch das Bild vom Oszi im Anhang das den 50MHz Oszillator zeigt. 
Ist wirklich kein Rechteck, aber auch kein Sinus. Und auch im Anhang die 
10 und 5 MHz Signale direkt wie sie mit meinem ADC aussehen, also ein 
Ausschnitt der Wertetabelle geplottet. Und noch etwas anders skalierte 
FFT angehängt.

[Falk B. (falk)]

@Gustl Buheitel (-gb-)

>ADC Clock kommt mit 65MHz aus der PLL im FPGA, die Daten bekomme ich nur
>langsam über einen UART zum PC, ich habe also das Sognal in Echtzeit in
>Blockrams geschrieben und dann langsam zum Rechner und das wiederholend
>hintereinander. (Musste dazu etwas VHDL schreiben ...)

Wie meinst du das? Hast du mehrere Einzelaufnahmen mit Lücken 
zusammengesetzt? Das geht nicht. Man muss die Daten zusammenhängend 
aufnehmen.

>Übertragen wurden natürlich die vollen 12 Bits und daraus wurde dann die
>Wertetabelle im Anhang.

Du hast WIRKLICH 189189 Meßwerte im FPGA in einer Aufnahme im FPGA 
gespeichert? Dazu braucht man ~380kB Speicher. Hat das dein FPGA? Ist 
der Hyperram des Boards bestückt? Der wäre perfekt als großer, schneller 
Datenspeicher. Der FPGA ist ein XC7A15T, der hat 25x36kb=900kb BRAM, 
macht gerade mal 112kByte. Das ist 1/3 des oben benötigten Speichers. 
Also, wie hast du die Daten EXAKT aufgenommen?

> Einmal 10MHz aus dem OCXO, sieht aus als sei da
>eine 5MHz AM-Modulation drauf und in der Tat,

Das darf nicht sein. Aber man muss aufpassen, bei 10 MHz und 65 Msps hat 
man gerade mal 6,5 Abtastwerte / Periode! Das kann und MUSS etwas 
komisch aussehen, weil man nicht in jeder Periode genau die gleichen 
Phasenwinkel trifft, aber wenn alles richtig läuft sind die Daten 
trotzdem OK. Das ist die Magie des Abtasttheorems.

> wenn man nach dem Trimble
>65256 sucht findet man auch solche Aussagen im Internet.

Link?

> Die 5MHz
>stammen aus dem Signalgenerator meines Oszis.

Bei 13 Samples/Periode ist das OK.

>Dann habe ich mit Python FFT daraus gerechnet und sowohl das Python als
>auch die FFT (als Bild) angehängt.

Naja, man bräuchte eine bessere Frequenzauflösung um den Träger herum. 
Außerdem braucht man eine logarithmische Amplitudendarstellung. Bei 
~190k Samples bekommt man bei 65 MHz eine Frequenzauflösung von ~300 Hz. 
Nicht berauschend, aber OK.

>Nach meiner Laienhaften Beurteilung sieht das schon echt ok aus,

Ohne eine logarithmische Darstellung des Spektrums kann man das nicht 
wirklich beurteilen. Schau dir mal die Daten im Datenblatt des ADCs an. 
Siehe Anhang, das ist von Seite 9. Und dort hat man nur 8k Samples 
gehabt, die kannst du mit deinem BRAM locker in einem Rutsch speichern.

>Edit: Weil mein Browser kein TIFF mag hab ich noch PNG rangehangen.

Ist sowieso besser.

Was macht die Rauschmessung?

[Gustl B. (-gb-)]

Ja, richtig, das sind viele Einzelaufnahmen die da zusammenhängen. Ja 
ist nicht schön aber sooo viel BRAM habe ich eben leider nicht in dem 
kleinen Artix.

Hier ist der Link zum AM von dem OCXO:
http://www.eevblog.com/forum/reviews/trimble-ocxo-jitter/

"logarithmische Darstellung" Jo, kann man machen, wusste ich nicht. Mal 
gucken ob das pyplot kann ...

Falk B. schrieb:
> Bei
> ~190k Samples bekommt man bei 65 MHz eine Frequenzauflösung von ~300 Hz.
> Nicht berauschend, aber OK.

Würde ich nur das BRAM verwenden wären es sogar noch deutlich weniger 
Samples nämlich rund 100k.

[Falk B. (falk)]

@Gustl Buheitel (-gb-)

>Ja, richtig, das sind viele Einzelaufnahmen die da zusammenhängen.

Unbrauchbar.

> Ja
>ist nicht schön aber sooo viel BRAM habe ich eben leider nicht in dem
>kleinen Artix.

Ausreichend für 8K - 32k Samples.

>Hier ist der Link zum AM von dem OCXO:
>http://www.eevblog.com/forum/reviews/trimble-ocxo-jitter/

>"logarithmische Darstellung" Jo, kann man machen, wusste ich nicht. Mal
>gucken ob das pyplot kann ...

Und jetzt noch in dB bitte ;-)
Und wenn möglich die X-Achse in echte Frequenz umrechnen, damit man 
nicht im Kopf demnormieren muss.

>Würde ich nur das BRAM verwenden wären es sogar noch deutlich weniger
>Samples nämlich rund 100k.

Nö, denn bei 12 Bit schaffst du mit dem BRAM max. 75 kSamples.

Also nochmal neu machen. 8192 Samples pro Schuß und FFT mit dB 
Darstellung und denormierter Frequenz. Dann kann man das nämlcih sehr 
leicht mit dem Datenblatt vergleichen.

[Gustl B. (-gb-)]

Also die x-Achse ist doch schon die Frequenz? also 1 sind da 5MHz. Wie 
das mit den Dezibel in Python mit einem Array geht weiß ich nicht.

Jedenfalls ... das sind jetzt Messungen am Stück und in der Tat, sieht 
gleich deutlich anders aus.

Edit: Hatte da wohl beim Benennen der Bildchen einen Buchstabendreher.

[Gustl B. (-gb-)]

Also den Sinus mit dem ich teste konnte ich ausschließen, der ist sehr 
schön sauber. Das FFT vom Oszi sieht sehr schön aus fast wie das 
Datenblattbild.

Gut, also der ADC hier mit der Beschaltung ist deutlich schlechter wie 
das was möglich wäre, aber wo setzt man da jetzt an? Es soll am Ende ja 
auch nicht zu teuer werden und auf eine zweilagige Platine passen.

Ausserdem sind die Impulse die wir hier messen eben kein Sinus sondern 
seltene Ereignisse die auf einer sonst glatten Nullinie sitzen. Sprich 
wenn ich den Eingang irgendwie über einen Kondensator führe, dann sehen 
die Impulse danach ganz anders aus, das will ich also nicht. Gut wäre 
eine einfache Oszi-Eingangsstufe ohne den AC gekoppelten Teil. Gibt es 
da Beispielschaltungen zum Nachbauen?

Ich finde da z. B. das, kann aber nicht einschätzen ob das jetzt besser 
oder schlechter ist wie das was ich jetzt habe.
http://dangerousprototypes.com/blog/2011/05/11/dangerous-dso-part-3-messing-with-the-front-end/

[Gustl B. (-gb-)]

Wenn ich hier 
http://www.analog.com/media/en/technical-documentation/data-sheets/AD9235.pdf 
Seite 16 den Differential Input verwenden würde, dann kommen so wie das 
aussieht auch die einzelnen Impulse durch. Was ich nicht ganz verstehe 
sind die 15pF nach Masse, das ist schon sehr klein und vermutlich 
sowieso die Größenordnung von dem was die Leiterbahn hat?!

Schön ist, dass ich ADC und ADC-Driver beide mit +3V versorgen kann. Wie 
ich die -3V erzeuge muss ich mir noch angucken ... wobei wenn ich den so 
betreibe wie hier 
http://www.analog.com/media/en/technical-documentation/data-sheets/AD8138.pdf 
auf Seite 22, dann brauche ich nur +3V. Aber auch hier kann ich nicht 
abschätzen was jetzt besser ist und um wieviel. Im Grunde will ich mit 
dem Positiven Impuls/Gauß Peak den ADC möglichst voll nutzen, sprich 
wenn gerade kein Peak da ist, soll der ADC möglichst kleine Werte 
ausgeben, vielleicht sogar Null, und beim größten Peak am Eingang (ca. 
12V) gerade nicht den Maximalwert erreichen.

[Falk B. (falk)]

@Gustl Buheitel (-gb-)

>Also die x-Achse ist doch schon die Frequenz? also 1 sind da 5MHz.

Ja dann sollte man das auch direkt dranschreiben! Ich will das nicht im 
Kopf umrechnen.

>Wie
>das mit den Dezibel in Python mit einem Array geht weiß ich nicht.

Einfach umrechnen! dB = 20*log10(x)

>Jedenfalls ... das sind jetzt Messungen am Stück und in der Tat, sieht
>gleich deutlich anders aus.

Ja, aber die fetten Oberwellen sind schlecht! Die müssen DEUTLICH 
kleiner sein! Aber das muss man erstmal in dB sehen!

[Gustl B. (-gb-)]

Dass die kleiner sein müssen ist mir auch klar, aber nicht wie ich das 
möglichst schön erreiche. Also einfach und trotzdem einigermaßen gut.

So, jetzt mit dB aber wie man die Achse skaliert weiß ich trotz Deiner 
Formel nicht. Meine Messwerte sind ja jeweils 12 Bit. Ich habe die daher 
für ein anderes Bild mal auf -1 bis 1 skaliert und das ganze sieht dann 
schon anders aus, wieso auch immer ...

[Falk B. (falk)]

@Gustl Buheitel (-gb-)

>Gut, also der ADC hier mit der Beschaltung ist deutlich schlechter wie
>das was möglich wäre,

Sieht so aus.

> aber wo setzt man da jetzt an?

Mach bitte erst noch einmal die korrekte Umrechung in dB. Und noch die 
Rauschmessung. Dann sehen wir weiter.

https://www.mikrocontroller.net/attachment/299410/FFT_10MHz_AD9235.png

Hier ist ein Bild aus dem Datenblatt. Dort sieht man, daß alle Störungen 
und Nebenlinien mindestens 90dB unter der Grundschwingung liegen, d.h. 
~Faktor 32.000!! Bei dir liegen die nur um Faktor 100-200 unter der 
Grundwelle. Hoffentlich sind das keine Artefakte aus der FFT, die durch 
unpassene Länge des Samplingfensters bzw. unpassende oder gar fehlende 
Fensterfunktion entstanden sind.

https://de.wikipedia.org/wiki/Fensterfunktion

> Es soll am Ende ja
>auch nicht zu teuer werden und auf eine zweilagige Platine passen.

Jaja, das kriegt man schon hin.

>Ausserdem sind die Impulse die wir hier messen eben kein Sinus sondern
>seltene Ereignisse die auf einer sonst glatten Nullinie sitzen. Sprich
>wenn ich den Eingang irgendwie über einen Kondensator führe, dann sehen
>die Impulse danach ganz anders aus, das will ich also nicht.

Dann hast du den Kondensator falsch dimensioniert, wahrscheinlich zu 
klein. Die Zeitkonstante dieses RC-Hochpasses muss deutlich höher sein 
als die Pulsdauer deines Eingangspulses, so Faktor 10-100!

> Gut wäre eine einfache Oszi-Eingangsstufe ohne den AC gekoppelten Teil.

???

> Gibt es da Beispielschaltungen zum Nachbauen?

Im Datenblatt und überall.

>http://dangerousprototypes.com/blog/2011/05/11/dan...

Naja, ganz so einfach ist es nicht! Vor allem kann man nicht einfach 
einen 1M Poti als Eingangsteiler nehmen! Der ist alles andere als 
HF-tauglich! Für deine Anwendung ist es im Moment besser, einen 
Spannungsteiler mit festem Teilerverhältnis zu nehmen und den auf 12-15V 
Maximalspannung zu dimensionieren. Dann kann man den nämlich mit festen 
Kondensatoren frequenzkompensieren.

>http://www.analog.com/media/en/technical-documenta...
>Seite 16 den Differential Input verwenden würde, dann kommen so wie das
>aussieht auch die einzelnen Impulse durch.

Sicher, das ist ein Differenzverstärker, wobei der negative Eingang auf 
Masse liegt und die Quelle nur als Einzelsignal (single ended) 
eingespeist wird.

> Was ich nicht ganz verstehe
>sind die 15pF nach Masse, das ist schon sehr klein

Ja,

> und vermutlich
>sowieso die Größenordnung von dem was die Leiterbahn hat?!

Nicht ganz, denn du sollst ja nicht einen Meter zwischen OPV und ADC 
packen. Der OPV gehört möglichst nah (<5cm) an den ADC.

>http://www.analog.com/media/en/technical-documenta...
>auf Seite 22, dann brauche ich nur +3V. Aber auch hier kann ich nicht
>abschätzen was jetzt besser ist und um wieviel.

Die Schaltung ist nahezu identisch.

> Im Grunde will ich mit
>dem Positiven Impuls/Gauß Peak den ADC möglichst voll nutzen, sprich
>wenn gerade kein Peak da ist, soll der ADC möglichst kleine Werte
>ausgeben, vielleicht sogar Null, und beim größten Peak am Eingang (ca.
>12V) gerade nicht den Maximalwert erreichen.

Das geht mit der Schaltung, man muss halt den Offset mittels des 
Spannungsteilers an Pin 2 auf nahe 0V legen. Aber das löst noch nicht 
dein Problem des Eingangsteilers!

Mein Vorschlag. Nimm einen halbwegs schnellen R2R OPV mit vielleicht 50 
MHz Bandbreite und schalte den als Spannungsfolger (er muss bei 
Verstärkung 1 stabil sein, unity gain stable!). Das Prinzipschaltbild 
hier ist schon OK, die Umsetzung nicht so ganz.

http://dangerousprototypes.com/wp-content/media/2011/05/Dso-voltage-divider1.png

Im Datenblatt vom AD9235, Seite 14, Figure 10 sieht man eine 
Eingangsbeschaltung für den einfachen single ended mode. Mit einem 
Puffer-OPV und kompensierten Eingangsspannungsteiler kriegt man das 
schon hin. C1 muss man experimentell ermitteln, damit soll die 
Eingangskapazität des OPVs kompensiert werden. C2 sollte man im Layout 
unbedingt vorsehen, man kann ihn dann immer noch weglassen. Am Ende muss 
gelten

R1*C1 = R2 * (C2+Cin_OPV)

Wenn man C2 relativ groß wählt, hat Cin_OPV nur noch wenig Einfluß

[Falk B. (falk)]

@ Gustl Buheitel (-gb-)

>    10MHz_db.png

Mensch Leute, habt ihr noch nie gescheide Diagramme erstellt? Dieses 
Tool kann doch sicher auch Hilfslinien darstellen! Ich will nicht raten, 
ich will einfach ablesen!!!

>So, jetzt mit dB aber wie man die Achse skaliert weiß ich trotz Deiner
>Formel nicht. Meine Messwerte sind ja jeweils 12 Bit.

Die werden ja nicht skaliert, sondern die Werte NACH der FFT!!!

Und dann wird, wenn man es richtig machen will, der größte Wert, hier 
bei 5 oder 10 MHz auf 0dB normiert, d.h. es die Kurve wird soweit 
verschoben, dass ganz oben 0dB sind. Wie im Datenblatt. Und wenn man die 
Daten manuell in dB umgerechnet hat, muss man natürlich die Darstellung 
im Diagramm wieder linear machen, denn sonst hat man ja eine doppelte 
Logarithmierung der FFT-Werte! Dein Diagramm ist noch logarithmisch!

>Ich habe die daher
>für ein anderes Bild mal auf -1 bis 1 skaliert

Häää?

[Gustl B. (-gb-)]

Falk B. schrieb:
> Mach bitte erst noch einmal die korrekte Umrechung in dB. Und noch die
> Rauschmessung. Dann sehen wir weiter.

Sehr witzig, ich hab das genau nach Deiner Formel umgerechnet und es 
passt immer noch nicht. Wie macht man denn aus Messwerten zwischen 0 und 
4095 einen FFT mit dB?

Falk B. schrieb:
> Dann hast du den Kondensator falsch dimensioniert, wahrscheinlich zu
> klein. Die Zeitkonstante dieses RC-Hochpasses muss deutlich höher sein
> als die Pulsdauer deines Eingangspulses, so Faktor 10-100!

Gibt es einen Grund wieso da überhaupt ein Hochpass hin sollte?

Falk B. schrieb:
> Nicht ganz, denn du sollst ja nicht einen Meter zwischen OPV und ADC
> packen. Der OPV gehört möglichst nah (<5cm) an den ADC.

Viel Platz habe ich sowieso nicht.

Falk B. schrieb:
> Im Datenblatt vom AD9235, Seite 14, Figure 10

Auf dieser Seite ist bei mir 
http://www.analog.com/media/en/technical-documentation/data-sheets/AD9235.pdf 
gar keine Schaltung und leider sind da auch die Bauteile nicht 
nummeriert.

Was ich irgendwie nicht so ganz glauben kann ist, dass ein OPA 
dazwischen so viel ändert. Ich meine, wieso sollte dadurch das Rauschen 
verschwinden?

[Achim S. (Gast)]

Gustl B. schrieb:
> Was ich irgendwie nicht so ganz glauben kann ist, dass ein OPA
> dazwischen so viel ändert. Ich meine, wieso sollte dadurch das Rauschen
> verschwinden?

deine aktuelle Eingangsschaltung ist Murks. Ideal wäre ein 
niederohmiger, differentieller Treiber. Single ended geht zur Not auch, 
aber
- du verschenkst ein Bit deines 12Bit ADC
- du musst auch bei single ended darauf auchten, dass die Impedanz der 
Quelle an beiden ADC-Eingängen gleich ist.

Gustl B. schrieb:
> Ich meine, wieso sollte dadurch das Rauschen
> verschwinden?

Hier gehts jetzt primär um die riesigen Harmonischen, nicht um das 
Rauschen.

[Achim S. (Gast)]

Ach ja, noch eine Ergänzung: du meinst, dass der Signalgenerator nicht 
für die Oberwellen verantwortlich sein kann, weil bei der Oszi-FFT das 
Spektrum schön aussieht. Hast du dabei auch auf die Skalen geachtet?

Die allermeisten Oszis arbeiten mit 8Bit ADCs. Damit wird das 
(Quantisierungs)rauschen so viel größer, dass schon auch mal eine 
Oberwelle darin untergehen kann, die man mit dem 12Bit ADC durchaus noch 
sieht. Also: um wie viele dB ist auf dem Oszi das Rauschen kleiner als 
das Signal? Sind es mehr als 50dB? Falls nicht "schluckt" in der 
Oszi-FFT das Rauschen einfach die Harmonischen, die eventuell noch vom 
Signalgenerator mitkommen.

[Gustl B. (-gb-)]

So, also habe mal das Signal vom Oszi genommen, also im Oszi einfach das 
Signal auf USB Stick schreiben lassen, die Werte auch hochskaliert auf 0 
bis 4095 und auch davon ein FFT gemacht und das sieht zumindest viel 
besser aus.

Und auch einmal meinen ADC ohne Signal offen und einmal ohne Signal mit 
50 Ohm Widerstand am Eingang. Da sind auch eigentlich kaum Frequenzen 
überdeutlich.

Achim S. schrieb:
> deine aktuelle Eingangsschaltung ist Murks. Ideal wäre ein
> niederohmiger, differentieller Treiber.

Sehr gut, das will ich. Aber eben auch, dass ich da 12 V reinfüttern 
kann, also mit Spannungsteiler.

Edit:
Mir ist immernoch unklar wie ich die y-skalierung plotten soll. Zuerst

Falk B. schrieb:
> Außerdem braucht man eine logarithmische Amplitudendarstellung.

also plotte ich das so, und dann soll ich das noch nach seiner Formel in 
dB umrechnen, also vor dem Plotten?! Also dB Daten dann nochmal mit Log 
plotten ... das verstehe ich nicht ganz.

[Falk B. (falk)]

@Gustl Buheitel (-gb-)

>Sehr witzig, ich hab das genau nach Deiner Formel umgerechnet und es
>passt immer noch nicht. Wie macht man denn aus Messwerten zwischen 0 und
>4095 einen FFT mit dB?

Man macht ERST die FFT und rechnet DANN diese Werte in dB um!!!
Und wie schon gesagt sollte man dann die Kurve soweit verschieben, daß 
der größten Wert auf 0dB kommt.

Och hab hier leider kein Programm, das eine FFT kann, darum kann ich es 
auch nicht zeigen wie es aussehen soll 8-(

>Gibt es einen Grund wieso da überhaupt ein Hochpass hin sollte?

Wenn man den Gleichanteil nicht messen will.

>> Im Datenblatt vom AD9235, Seite 14, Figure 10

>Auf dieser Seite ist bei mir
>http://www.analog.com/media/en/technical-documenta...

Seite 16, Figure 37

>Was ich irgendwie nicht so ganz glauben kann ist, dass ein OPA
>dazwischen so viel ändert.

Klar, das machen die Hersteller nur, um mehr OPVs zu verkaufen ;-)

>Ich meine, wieso sollte dadurch das Rauschen verschwinden?

Das verschwindet dadurch nicht, wohl aber die Verzerrungen im Signal und 
damit die Oberschwingungen im Spektrum.

[Achim S. (Gast)]

Gustl B. schrieb:
> So, also habe mal das Signal vom Oszi genommen, also im Oszi einfach das
> Signal auf USB Stick schreiben lassen, die Werte auch hochskaliert auf 0
> bis 4095 und auch davon ein FFT gemacht und das sieht zumindest viel
> besser aus.

Nein, das sieht nicht besser aus: achte auf die Skalierung. Das SNR und 
das SRDR sind bei diesen Bildern unterirdisch schlecht. Dein 
10MHz-Signal (das hier wohl aufgrund der "Datenverarbeitungskette" bei 
ca. 4MHz angezeigt wird) ist 3*10^-2 hoch, dein Rauschen ist ungefähr 
1,5*10^-2 groß. Oder war bei "10MHz_Oszi_Daten" gar kein Signal 
angelegt?

Gustl B. schrieb:
> Also dB Daten dann nochmal mit Log
> plotten ... das verstehe ich nicht ganz.

entweder dB zeigen (ein logarithmes Maß) oder log plotten. Nicht beides 
gleichzeitig.

[Achim S. (Gast)]

Gustl B. schrieb:
> Sehr gut, das will ich. Aber eben auch, dass ich da 12 V reinfüttern
> kann, also mit Spannungsteiler.

Wie lange ist denn die Leitung von deinem Detektor zum ADC-Eingang, und 
wie steil sind die Anstiegszeiten deiner Pulse. Lohnt es sich schon über 
einen passenden Leitungsabschluss nachzudenken (in der oben gezeigten 
Fig. 35 wären das die 49,9Ohm links oben).

[Falk B. (falk)]

@Gustl Buheitel (-gb-)

>    10MHz_oszi_daten.png

Ich seh da keine 10MHz Grundschwingung.

>    rauschen_offen.png
>    rauschen_50R.png

Kaum Unterschiede.

>bis 4095 und auch davon ein FFT gemacht und das sieht zumindest viel
>besser aus.

Naja, wenn ich das Oszi am Eingang kurzschließe, darf da kein komischen 
~1MHz Signal im Spektrum sein!

>Und auch einmal meinen ADC ohne Signal offen und einmal ohne Signal mit
>50 Ohm Widerstand am Eingang. Da sind auch eigentlich kaum Frequenzen
>überdeutlich.

Schön ist das trotzdem nicht. Mach mal eine Statisik der Werte. Wieviel 
Rauschen hast du Spitze-Spitze?

>Mir ist immernoch unklar wie ich die y-skalierung plotten soll. Zuerst

FFT der Daten machen
FFT-Daten mit 20*log10(x) umrechnen
FFT-Daten linear plotten, denn sie sind nun schon logaritmiert
Hilflinien im Diagramm darstellen!

[Gustl B. (-gb-)]

Falk B. schrieb:
> Man macht ERST die FFT und rechnet DANN diese Werte in dB um!!!

UPS, ja so hatte ich das auch gemacht. Aber wenn ich das dann noch mit 
Log plotte wird doch dieses in dB umgerechnete FFT nochmal 
logarithmiert?!

Achim S. schrieb:
> entweder dB zeigen (ein logarithmes Maß) oder log plotten. Nicht beides
> gleichzeitig.

Ah ok! Die letzten Bilder waren FFT in dB umgerechnet und als Log 
geplottet. Plottet man das dann linear sieht es anders aus.

Falk B. schrieb:
> Das verschwindet dadurch nicht, wohl aber die Verzerrungen im Signal und
> damit die Oberschwingungen im Spektrum.

Danke!

Achim S. schrieb:
> Wie lange ist denn die Leitung von deinem Detektor zum ADC-Eingang, und
> wie steil sind die Anstiegszeiten deiner Pulse. Lohnt es sich schon über
> einen passenden Leitungsabschluss nachzudenken (in der oben gezeigten
> Fig. 35 wären das die 49,9Ohm links oben).

Also von den Impulsen die ich Messen will, also Detektor zum ADC? Naja, 
ein BNC Kabel mit vielleicht 20 cm? Die Impulse sind gaußförmig und 
haben eine Breite von wenigen us, so 4 bis 10 us. Genau daher würde ich 
am Eingang auch keinen Hochpass einbauen.

Falk B. schrieb:
> FFT der Daten machen
> FFT-Daten mit 20*log10(x) umrechnen
> FFT-Daten linear plotten, denn sie sind nun schon logaritmiert
> Hilflinien im Diagramm darstellen!

Wird gemacht!

Falk B. schrieb:
> Und wie schon gesagt sollte man dann die Kurve soweit verschieben, daß
> der größten Wert auf 0dB kommt.

Aber bei mir sind die Werte immer positiv, also klein aber positiv.

[Falk B. (falk)]

@Gustl Buheitel (-gb-)

>    rauschen_50R.png
>    10MHz.png

Mach mal bitte nur EINE Sache, die fordert dich schon mehr als genug. 
Lass das Rauschen erstmal beiseite.

>Ah ok! Die letzten Bilder waren FFT in dB umgerechnet und als Log
>geplottet. Plottet man das dann linear sieht es anders aus.

Sieht immer noch komisch aus. Das sind keine dB. In 10MHz.png liegen die 
Werte zwischen 0.001 (Rauschteppich) - 0.0045, das kann nicht sein.
Irgendwie machst du einiges falsch.

>Also von den Impulsen die ich Messen will, also Detektor zum ADC? Naja,
>ein BNC Kabel mit vielleicht 20 cm? Die Impulse sind gaußförmig und
>haben eine Breite von wenigen us, so 4 bis 10 us.

Also nicht soo hochfrequenz. Da braucht man keine 50Ohm HF-Leitungen.
Man kann hochohmig abschließen.

>Genau daher würde ich
>am Eingang auch keinen Hochpass einbauen.

Anders herum wird ein Schuh draus. Hier könnte man problemlos einen 
Hochpass einbauen, wenn dessen Zeitkonstante bei 1000us und mehr liegt. 
Der würde die Pulse nicht nennenswert vefälschen.

>> FFT der Daten machen
>> FFT-Daten mit 20*log10(x) umrechnen
>> FFT-Daten linear plotten, denn sie sind nun schon logaritmiert
>> Hilflinien im Diagramm darstellen!

>Wird gemacht!

Da bin ich mal gespannt.

>> Und wie schon gesagt sollte man dann die Kurve soweit verschieben, daß
>> der größten Wert auf 0dB kommt.

>Aber bei mir sind die Werte immer positiv, also klein aber positiv.

Ach so, da hab ich wohl was vergessen bzw. nicht ganz korrekt 
ausgedrückt.
Mach es so.

FFT der Daten machen
Das Maximum in den FFT-Daten suchen (->Amax)
FFT-Daten mit 20*log10(x/Amax) umrechnen
FFT-Daten linear plotten, denn sie sind nun schon logaritmiert
Hilflinien im Diagramm darstellen!

Damit kommt das Maximum automatisch bei 0dB raus.

[Lars R. (lrs)]

Hallo Gustl,

falls Du noch ein Board erstellst, würdest Du es generischer und 
lötfreundlicher machen, so dass man es auch anders verwenden kann? Dh.:
. Daten/Clock auf eine Reihe eines Double-2.54-header. Die andere Reihe 
Ground
. thermal relief pads
. Wenige 0612 cap statt mehrere 0805 parallel. Ist auch bzgl der 
Eigenschaften besser.
. Resistor network/array statt viele einzelne des selben Typs parallel
. Massen und Spannungen aufteilen (links analog, rechts digital), aber 
Massen verbinden.

Im Datenblatt auf Seite 16 sind Beispielschaltungen aufgeführt, auch für 
single-ended. Darin enthalten ist sowohl eine DC-Entkopplung (0.33uF) 
als auch nach oben hin (15pF). Eine (optionale) Dämpfung würde ich vor 
eine solche Schaltung setzen. Einen Verstärker benötigt man zur Messung 
von 12V eher nicht.

Wer oder was erzeugt den 12V peak, die Du mit 60Msps samplen 
möchtest/musst? Dh, wie sieht das Signal aus, welche Schaltung erzeugt 
es? Wie ist das Zeitverhalten dieses "peak" beim An- und Ausschalten 
(Wie "schnell" ist der peak)?

Wie schaut dieses 12V-Signal am Ozi aus, ggf mit 2 Widerständen als 
Spannungsteiler?

Kann es vielleicht doch sein, dass bedingt durch die Eigenschaften des 
physikalischen Aufbaus Signalquelle<->Messstelle auch negative 
Spannungen auftreten, wenngleich die Signalquelle natürlich keine 
negativen Spannungen erzeugt?

Benötigst Du nun DC oder nicht?

Gustl B. schrieb:
> Ausserdem sind die Impulse die wir hier messen eben kein Sinus sondern
> seltene Ereignisse die auf einer sonst glatten Nullinie sitzen. Sprich
> wenn ich den Eingang irgendwie über einen Kondensator führe, dann sehen
> die Impulse danach ganz anders aus, das will ich also nicht.

Die Frage ist doch, was Du messen möchtest? Vielleicht die Anzahl der 
Impulse, die gelegentlich auch sehr kurz hintereinander auftreten 
können?

[Gustl B. (-gb-)]

Falk B. schrieb:
> Mach mal bitte nur EINE Sache, die fordert dich schon mehr als genug.
> Lass das Rauschen erstmal beiseite.

Na Du wolltest, dass ich hier Rauschen messe.

Falk B. schrieb:
> Sieht immer noch komisch aus. Das sind keine dB. In 10MHz.png liegen die
> Werte zwischen 0.001 (Rauschteppich) - 0.0045, das kann nicht sein.
> Irgendwie machst du einiges falsch.

Dann sag mir doch wie ich das besser mache, damit wäre mir wirklich 
geholfen.
Was mache ich?
- Ich habe eine Wertetabelle mit Werten (Integern) zwischen 0 und 4095.
- die werden in ein Array gelesen.

s=[]
for line in werte:
  s.append(int(line))

- auf das Array wende ich die FFT Funktion von numpy an.

yf = np.fft.fft(s)

- das dann zu dB.

ydb = 20*np.log10(yf)

- und das wird dann geplottet.

Mir ist völlig unklar wie man irgendwas zu der Höhe (y) der FFT aussagen 
kann. Was sind denn 0 dB? Ich kenne das aus der Akustik im Sinne von 
Schalldruck, aber sowas hat man hier nicht, sonder muss da irgendwas 
anderes machen. Man hat aber nur Messwerte der Spannung. Wie rechnet man 
da die Spannung mit ein, die brauchte ich bisher nie.

Falk B. schrieb:
> Anders herum wird ein Schuh draus. Hier könnte man problemlos einen
> Hochpass einbauen, wenn dessen Zeitkonstante bei 1000us und mehr liegt.
> Der würde die Pulse nicht nennenswert vefälschen.

Ja kann man, aber wieso? Und die Impulse sollen nach möglichkeit gar 
nicht verfälscht werden. Ich sehe nicht wieso dann etwas das vielleicht 
doch verfälscht eingebaut werden soll. Wieso denn nicht direkt?

Falk B. schrieb:
> FFT-Daten mit 20*log10(x/Amax) umrechnen

Ja ne dadurch wird das Spektrum auf den Kopf gestellt. Ist auch klar, 
der größte Wert ist bei mir kleiner 1. also wenn man den selbst durch 
sich teilt wird der dann zu 1, logisch, aber alle anderen Werte, die 
auch kleiner 1 sind werden größer.

[Lars R. (lrs)]

Nachtrag:

Ist dieser SMA-Konnektor zum "Aufstecken" auf das pcb und typischerweise 
für PCBs mit einer Stärke von 1.6mm ausgelegt?

Auf 1.6mm-PCBs bekommt man mit 2 Lagen nicht einmal Ansatzweise 50Ohm 
hin. Davon abgesehen liefert pcb-pool ohnehin nichts unter 1mm; im 
Gegensatz zu den billigen Chinesen, die auch dünn sehr günstig liefern. 
Selbst dann ist man mit "benutzbaren" Leiterbahnbreiten erst ansatzweise 
bei 50Ohm.

In jedem Fall sollten die 50-Ohm-Leitungen nicht unnötig lang sein; 
insbesondere die Kritischen.

[Gustl B. (-gb-)]

Lars R. schrieb:
> Wer oder was erzeugt den 12V peak, die Du mit 60Msps samplen
> möchtest/musst? Dh, wie sieht das Signal aus, welche Schaltung erzeugt
> es? Wie ist das Zeitverhalten dieses "peak" beim An- und Ausschalten
> (Wie "schnell" ist der peak)?
>
> Wie schaut dieses 12V-Signal am Ozi aus, ggf mit 2 Widerständen als
> Spannungsteiler?

Die Impulse sehen in etwa so aus. 
http://www.cremat.com/scope_trace_banner.jpg Einige wenige us lang und 
bis zu ca. 12 V hoch. Und nur positiv. Erzeugt werden die in einem 
Pulseshapingamplifier.

Negative Spannungen kommen nicht vor und DC, eigentlich brauche ich kein 
DC, aber ich will eben durch häufiges Abtesten möglichst gut die Fläche 
unter den Impulsen bestimmen und zwar sehr genau. Die dürfen daher 
möglichst wenig verfälscht werden.
Gemessen wird die Fläche unter dem jeweiligen Impuls. Also da muss man 
eben eine Schwelle setzen und dann solange die Samples aufsummieren bis 
die Spannung wieder drunter fällt. Derzeit habe ich den Offset (-VIN) am 
ADC so eingestellt, dass die Nulllinie minimal unter dem Eingansbereich 
des ADCs liegt, sprich wenn kein Impuls da ist, liefert der immer den 
Wert Null. Das finde ich ganz praktisch und sehe auch keinen Grund wieso 
ich da irgendeinen Hochpass oder so einbauen sollte.

Ja, der SMA ist zum Aufstecken und auf beiden Lagen mit Masse verbunden. 
Zu den anderen Hinweisen: Ja, werde ich beachten soweit das einfach 
machbar ist.

[Falk B. (falk)]

@Gustl Buheitel (-gb-)

>> Mach mal bitte nur EINE Sache, die fordert dich schon mehr als genug.
>> Lass das Rauschen erstmal beiseite.

>Na Du wolltest, dass ich hier Rauschen messe.

Stimmt, aber nicht als FFT sondern als Daten im Zeitbereich + 
Histogramm.

>- Ich habe eine Wertetabelle mit Werten (Integern) zwischen 0 und 4095.
>- die werden in ein Array gelesen.

Ja.

>- auf das Array wende ich die FFT Funktion von numpy an.

>yf = np.fft.fft(s)

OK.


>- das dann zu dB.

>ydb = 20*np.log10(yf)

Noch nicht! Erst da  Maximum der FFT-Daten finden! Siehe mein letzter 
Beitrag!

Beitrag "Re: ADC Board für Trenz Electronic FPGA Modul"

FFT der Daten machen
Das Maximum in den FFT-Daten suchen (->Amax)
FFT-Daten mit 20*log10(x/Amax) umrechnen
FFT-Daten linear plotten, denn sie sind nun schon logaritmiert
Hilflinien im Diagramm darstellen!

>Mir ist völlig unklar wie man irgendwas zu der Höhe (y) der FFT aussagen
>kann. Was sind denn 0 dB?

0bB = 1 = 100%

> Ich kenne das aus der Akustik im Sinne von
>Schalldruck, aber sowas hat man hier nicht, sonder muss da irgendwas
>anderes machen.

dB ist immer ein relatives Maß. Die Bezugsgröße ist hier die Amplitude 
der Grundschwingung.

>> Anders herum wird ein Schuh draus. Hier könnte man problemlos einen
>> Hochpass einbauen, wenn dessen Zeitkonstante bei 1000us und mehr liegt.
>> Der würde die Pulse nicht nennenswert vefälschen.

>Ja kann man, aber wieso?

Weil das ggf. unerwünschte niederfrequente Anteile filtern kann. Oder 
weil dadurch eine Offsetspannung vermieden wird.

>Und die Impulse sollen nach möglichkeit gar
>nicht verfälscht werden. Ich sehe nicht wieso dann etwas das vielleicht
>doch verfälscht eingebaut werden soll. Wieso denn nicht direkt?

Mach doch die DC Kopplung rein, da spricht nichts dagegen. Ich schrieb 
ja "man kann", nicht "man muss"!

>> FFT-Daten mit 20*log10(x/Amax) umrechnen

>Ja ne dadurch wird das Spektrum auf den Kopf gestellt.

Nö. Nur daß dann "oben" 0dB sind und nach unten negative Werte auf der 
Y-Achse erscheinen. Das ist aber das Ziel!

>Ist auch klar,
>der größte Wert ist bei mir kleiner 1. also wenn man den selbst durch
>sich teilt wird der dann zu 1, logisch, aber alle anderen Werte, die
>auch kleiner 1 sind werden größer.

Nö, die werden kleiner als 1, damit ist 20*log() negativ. Du musst 
natürlich ALLE deine FFT-Daten durch das Maximum dividieren. Ist das 
denn sooo schwer? (Manchmal hasse ich solche Forumsdiskussionen, wo man 
Stunden bis Tage braucht, was man im direkten Gespräch in Minuten klären 
könnte! GRRRRRRRR)

[Falk B. (falk)]

Poste bitte mal 2 Dateien.

1.) 8192 Messdaten vom 10 MHZ OCXO
2.) 8192 FFT Daten ohne weitere Umrechung

Dann kann ich das mal im Excel gescheit darstellen.

[Falk B. (falk)]

@ Lars R. (lrs)

>Auf 1.6mm-PCBs bekommt man mit 2 Lagen nicht einmal Ansatzweise 50Ohm
>hin.

Das war auch gar nicht das Ziel und ist hier auch gar nicht nötig.

>In jedem Fall sollten die 50-Ohm-Leitungen nicht unnötig lang sein;

Er hat keine.

[Lars R. (lrs)]

Gustl B. schrieb:
> Die Impulse sehen in etwa so aus.
> http://www.cremat.com/scope_trace_banner.jpg Einige wenige us lang und
> bis zu ca. 12 V hoch. Und nur positiv. Erzeugt werden die in einem
> Pulseshapingamplifier.

Danke. Gibt es dazu auch Achsenbeschriftungen und wo genau liegt 0V?

Wie wurde es gemessen? Dh, mit welchem Tastkopf (Kapazität?) und welchem 
Oszi? Am 50Ohm-Eingang oder am 1M-Eingang eines Oszis?

Welches Kabel wurde verwendet zwischen Signalquelle und Oszi?

> Gemessen wird die Fläche unter dem jeweiligen Impuls. Also da muss man
> eben eine Schwelle setzen und dann solange die Samples aufsummieren bis
> die Spannung wieder drunter fällt. Derzeit habe ich den Offset (-VIN) am
> ADC so eingestellt, dass die Nulllinie minimal unter dem Eingansbereich
> des ADCs liegt, sprich wenn kein Impuls da ist, liefert der immer den
> Wert Null.

Ein Offset im Sinne eines Offset ist es aber nicht. Du hast eingestellt, 
dass es Deiner Ansicht nach passt. Da ich/wir aber das Signal noch nicht 
genau kennen und nicht wissen, auf welchen Wert Du -VIN gestellt hast, 
ist die Informationslage dünn.

> Das finde ich ganz praktisch und sehe auch keinen Grund wieso
> ich da irgendeinen Hochpass oder so einbauen sollte.

Vielleicht brauchst Du auch keinen. Vielleicht benötigst Du dafür 
anstatt der 15pF deutlich größere. Es kommt eben darauf an, was man 
messen möchte. Falls man das PCB auch anders nutzen könnten sollte, so 
könntest Du auf dem PCB dennoch ein Hochpass-Kondensator vorsehen. Falls 
man ihn nicht benötigt, so setzt man dort eine R0-Brücke (Ein Widerstand 
mit 0 Ohm)

> Ja, der SMA ist zum Aufstecken und auf beiden Lagen mit Masse verbunden.
> Zu den anderen Hinweisen: Ja, werde ich beachten soweit das einfach
> machbar ist.

dirty-pcb liefert auch 0.6mm. Falls man zeitlich versetzt so bestellt, 
dass garantiert nicht 2Lieferungen zusammengefasst werden, entfallen bei 
14USD Einfuhr/Ust wegen Geringfügigkeit.

Zwei 0.6mm-Platinen kann man verschrauben für mehr Stabilität und damit 
der SMA-Konnektor passt. An geeigneten Stellen kann man größere Vias 
vorsehen, die man verlötet. Layer 2 und "3" könnte man noch für 
Pico-Kapazitäten benutzen (Für Deinen Anwendungsfall wohl eher nicht 
erforderlich).

dirty-pcb meldet sich zwar, wenn etwas gar nicht passt. Hilfestellung 
und Support wie bei pcb-Pool wird aber nicht geboten. Ausserdem dauert 
es lang.

[Lars R. (lrs)]

Falk B. schrieb:
> @ Lars R. (lrs)
>
>>Auf 1.6mm-PCBs bekommt man mit 2 Lagen nicht einmal Ansatzweise 50Ohm
>>hin.
>
> Das war auch gar nicht das Ziel und ist hier auch gar nicht nötig.

Analogteil, Datenleitungen, Clock. Wenn es komplett egal ist, kann er 
die 2. Lage auch gleich ganz weg lassen?

>>In jedem Fall sollten die 50-Ohm-Leitungen nicht unnötig lang sein;
>
> Er hat keine.

Vom Digitalteil abgesehen: SMA-Konnektor und vermutlich auch das Kabel 
davor haben 50Ohm. Der IC hat 50 Ohm.

[Gustl B. (-gb-)]

Lars R. schrieb:
> Danke. Gibt es dazu auch Achsenbeschriftungen und wo genau liegt 0V?
>
> Wie wurde es gemessen? Dh, mit welchem Tastkopf (Kapazität?) und welchem
> Oszi? Am 50Ohm-Eingang oder am 1M-Eingang eines Oszis?
>
> Welches Kabel wurde verwendet zwischen Signalquelle und Oszi?

Das Bild ist nicht von mir, die Peaks sehen nur so ähnlich aus. Das das 
da stark verrauscht ist sehe ich auch, das sieht hier viel besser aus, 
ich habe davon aber gerade keine Messdaten weil die da auch nicht 
rausfallen. Die Nulllinie ist da wo 0 V sind, also immer wenn gerade 
kein Impuls da ist, sollten nahezu 0 V anliegen.

Lars R. schrieb:
> Ein Offset im Sinne eines Offset ist es aber nicht. Du hast eingestellt,
> dass es Deiner Ansicht nach passt. Da ich/wir aber das Signal noch nicht
> genau kennen und nicht wissen, auf welchen Wert Du -VIN gestellt hast,
> ist die Informationslage dünn.

Was auch immer der eigentliche Sinn eines Offsets ist. Hier das Signal 
liegt normalerweise, wenn kein Detektor am Shaping amplifier 
angeschlossen ist auf 0 V mit minimal Rauschen. Also das liefert dieser 
Verstärker der auch die Pulsform ändert. Schließt man da einen Detektor 
an dann bekommt dieser Verstärker Signale und macht daraus diese 
gaußförmigen Impulse die auf der Nulllinie sitzen. Die Impulse gehen 
also von 0 V bis maximal ca. 12 V je nach dem welche Energie der Zerfall 
im Detektor hatte.
Ich habe das Signal von 0 bis ca. 12 V nun mit einem Poti runtergeteilt, 
so dass es jetzt einen Hub von ca. 2 V hat. Und an den -VIN vom ADC habe 
ich auch über Poti in etwa +1V angelegt damit der Eingangsspannungshub 
vom ADC von ca. 0 V bis 2 V geht.

Lars R. schrieb:
> dirty-pcb meldet sich zwar, wenn etwas gar nicht passt. Hilfestellung
> und Support wie bei pcb-Pool wird aber nicht geboten. Ausserdem dauert
> es lang.

Mit PCB-Pool bin ich eigentlich zufrieden.

Eigentlich hatte ich auch zuerst die FFT gemacht und dann durch das 
Maximum geteilt ... aber ok, im Anhang die gewünschten Werte.

[Falk B. (falk)]

@ Lars R. (lrs)

>>>Auf 1.6mm-PCBs bekommt man mit 2 Lagen nicht einmal Ansatzweise 50Ohm
>>>hin.

>> Das war auch gar nicht das Ziel und ist hier auch gar nicht nötig.

>Analogteil, Datenleitungen, Clock.

Nö, auch die müssen nicht 50 Ohm sein.

> Wenn es komplett egal ist, kann er
>die 2. Lage auch gleich ganz weg lassen?

Nö^2. Die Leitungen sollten HF-tauglich sein, da sind sie nur mit 
Massefläche, auch wenn der Wellenwiderstand deutlich höher als 50 
Ohm ist.

>Vom Digitalteil abgesehen: SMA-Konnektor und vermutlich auch das Kabel
>davor haben 50Ohm.

Mag sein, aber deren HF-Eigenschaften sind für die Schaltung nicht 
wirklich relevant.

> Der IC hat 50 Ohm.

WO?

[Lars R. (lrs)]

Ständige Impedanzwechsel sind nicht gut für das Signal. Zwischen 
Konnektor und Chip sind es aktuell knapp 40mm. Direkt neben dem 
Konnektor fehlen Vias. Die Schaltungen im Datenblatt auf Seite 16 sind 
auf 50Ohm ausgelegt. Dabei wird nicht mal ein 50Ohm-Widerstand 
vorgeschlagen, sondern 49.9 (wegen der Schaltung). Das digitale Zeug hat 
auch 50Ohm.

Wenn der Wellenwiderstand keine Rolle spielt, dann braucht's auch keine 
Massefläche sein. Dann reicht auch eine Leiterbahn daneben. Wenn die 
darunter liegende Massefläche zu weit weg ist, dann bringt Masse direkt 
links und rechts neben dem Signal mehr als die Massefläche. Masse links 
und rechts danaben ist also besonders bei 1.2mm Platinenstärke 
hilfreich.

Natürlich funktioniert es auch, wenn es nicht 50 Ohm sind; gerade bei 
"langsamen" Signalen. Trotzdem macht man es nicht absichtlich falsch, 
weil sich ALLE "Fehler" aufsummieren. Weißt Du doch selbst besser als 
ich. Ich wollte nur hilfreich ergänzen, damit was Hübsches dabei heraus 
kommt.

[Falk B. (falk)]

@ Gustl Buheitel (-gb-)

>    10MHz_ocxo_8k.txt (37,8 KB, 1 Downloads)
>    10MHz_ocxo_8k_fft.txt (254 KB, 1 Downloads)

Danke. Und jetzt bitte noch einmal 8192 Daten mit kurzgeschlossenem 
Eingang für die Rauschmessung.

>Ich habe das Signal von 0 bis ca. 12 V nun mit einem Poti runtergeteilt,
>so dass es jetzt einen Hub von ca. 2 V hat. Und an den -VIN vom ADC habe
>ich auch über Poti in etwa +1V angelegt damit der Eingangsspannungshub
>vom ADC von ca. 0 V bis 2 V geht.

Das ist vollkommen OK.

[Falk B. (falk)]

@Lars R. (lrs)

>Ständige Impedanzwechsel sind nicht gut für das Signal.

BlaBlaBla!!! Der Op hat KEIN Super GHz Design sondern wackeligen 
Gleichstrom!

> Zwischen
>Konnektor und Chip sind es aktuell knapp 40mm. Direkt neben dem
>Konnektor fehlen Vias. Die Schaltungen im Datenblatt auf Seite 16 sind
>auf 50Ohm ausgelegt. Dabei wird nicht mal ein 50Ohm-Widerstand
>vorgeschlagen, sondern 49.9 (wegen der Schaltung).

Nö, wegen der E-Reihe von Widerständen.

https://de.wikipedia.org/wiki/E-Reihe

> Das digitale Zeug hat auch 50Ohm.

Welches denn?? Kein einziger Ausgang ist auf 50 Ohm ausgelegt! Man kann 
dort in weiten Bereichen BELIEBIGE Wellenwiderstände für die Leitungen 
nutzen.

>Wenn der Wellenwiderstand keine Rolle spielt, dann braucht's auch keine
>Massefläche sein.

Du bist ein Schwätzer! Die HÖHE spielt keine entscheidende Rolle, es 
können durchaus auch 150-200 Ohm sein. Aber die müssen HF-tauglich und 
durchgehend sein.

> Dann reicht auch eine Leiterbahn daneben. Wenn die
>darunter liegende Massefläche zu weit weg ist, dann bringt Masse direkt
>links und rechts neben dem Signal mehr als die Massefläche. Masse links
>und rechts danaben ist also besonders bei 1.2mm Platinenstärke
>hilfreich.

Der OP braucht keine coplanaren waveguides.

>Natürlich funktioniert es auch, wenn es nicht 50 Ohm sind; gerade bei
>"langsamen" Signalen. Trotzdem macht man es nicht absichtlich falsch,
>weil sich ALLE "Fehler" aufsummieren. Weißt Du doch selbst besser als
>ich. Ich wollte nur hilfreich ergänzen, damit was Hübsches dabei heraus
>kommt.

Du betreibst Overengineering und redest an den wirklichen Problemen 
vorbei.

[Gustl B. (-gb-)]

Falk B. schrieb:
> Das ist vollkommen OK.

Juhu, eine Kleinigkeit habe ich wohl doch richtig gemacht.

[Lars R. (lrs)]

Falk B. schrieb:
> Du betreibst Overengineering und redest an den wirklichen Problemen
> vorbei.

Witzig, dass gerade Du das schreibst. Der OP hat eine Schaltung, die 
seiner Ansicht nach prinzipiell schon funktioniert. Er will ein 
12V-Signal im Zeitbereich mehrerer us messen ("Das Signal das ich rein 
bekomme ist ein gaußförmiger positiver Spannungsimpuls von ca. 10 us 
Länge. Amplitude geht von 0 vis fast 12 V hoch.") Und er fragt, was man 
an der Schaltung prinzipiell besser machen kann und ob man den ADC so 
betreiben kann. Dazu habe ich ein paar einfach umsetzbare Vorschläge 
geschrieben.

Du reitest seit Tagen auf FFT-Berechnungen herum, um dem TO zu beweisen, 
dass er zwingend (egal für welchen Anwendungsfall und obgleich sogar das 
Datenblatt eine Alternativschaltung vorschlägt) einen OPV benötigt (Dann 
darf auch das Analogsignal schlechter sein), anstatt einfach klar zu 
sagen, welche Eingangsschaltung genau der TO für sein 12V-Signal 
braucht. Solang die FFT-Berechnungen dem TO hilfreich ist, wunderbar. 
Dann habe ich das Eingangsposting falsch verstanden.

[Gustl B. (-gb-)]

Ich weiß gerade selber nicht was für mich hilfreich ist. Vermutlich baue 
ich das nächste Mal einfach die Schaltung aus dem Datenblatt nach, 
beherzige grob die Hälfte aller weiterer Verbesserungsvorschläge ... und 
dann wird das von Hause aus schon etwas besser wie bisher, ich bin noch 
zufriedener und alles ist gut solange man kein FFT macht oder sonst wie 
genauer hinguckt.

[Falk B. (falk)]

@Lars R. (lrs)

>> Du betreibst Overengineering und redest an den wirklichen Problemen
>> vorbei.

>Witzig, dass gerade Du das schreibst.

Das ist nicht witzig sonder schlicht eine Tatsache.

>betreiben kann. Dazu habe ich ein paar einfach umsetzbare Vorschläge
>geschrieben.

Overengineering ohen Fokus auf die wirklichen Probleme. Ich wiederhole 
mich.

>Du reitest seit Tagen auf FFT-Berechnungen herum, um dem TO zu beweisen,
>dass er zwingend (egal für welchen Anwendungsfall und obgleich sogar das
>Datenblatt eine Alternativschaltung vorschlägt) einen OPV benötigt

Ich will dem OP und vielleicht auch einigen Mitlesern die Augen öffnen! 
Damit sie eben NICHT blind glauben, ihre Schaltung ist schon ganz OK. 
Sondern daß sie richtig MESSEN und auswerten!

>(Dann
>darf auch das Analogsignal schlechter sein), anstatt einfach klar zu
>sagen, welche Eingangsschaltung genau der TO für sein 12V-Signal
>braucht.

Mit dem Lesen hast du es nicht so, oder?

Beitrag "Re: ADC Board für Trenz Electronic FPGA Modul"

Der OPV ist wichtig, um das Signal niederimpedant zu puffern! Der Trick 
mit 1nF am ADC Eingang für das Puffern des Abtastvorgangs funktionirt 
nur bei sehr langsamen Signalen!!!

>Solang die FFT-Berechnungen dem TO hilfreich ist, wunderbar.
>Dann habe ich das Eingangsposting falsch verstanden.

Siehe meinen nächsten Beitrag.

[Falk B. (falk)]

@ Gustl Buheitel (-gb-)

>Ich weiß gerade selber nicht was für mich hilfreich ist.

Das wird noch.

>Vermutlich baue
>ich das nächste Mal einfach die Schaltung aus dem Datenblatt nach,

Hast du das jetzt nicht? Nur daß du aus Mangel an Wissen und Erfahrung 
den wichtigen OPV weggelassen hast. Das nennt man Lehrgeld.

>beherzige grob die Hälfte aller weiterer Verbesserungsvorschläge ... und
>dann wird das von Hause aus schon etwas besser wie bisher, ich bin noch
>zufriedener und alles ist gut solange man kein FFT macht oder sonst wie
>genauer hinguckt.

AUAAA!!! Warum rede ich hier eigentlich? Damit die Leute sich in 
Selbstzufriedenheit und Selbstbetrug baden? Mensch Meier!

Was bist du eigentlich? Nur Bastler? Ok, sei's drum, ist nur Hobby und 
dort kann man beliebig murksen?
Aber aus der Anwendung heraus würde ich mal tippen, daß du Student oder 
HiWi an einer Universität bist. Solche Leute sollten eigentlich dazu 
neigen, den Dingen auf den Grund zu gehen, zu lernen, sich zu verbessern 
und Dinge in Frage stellen, vor allem die eigenen Ergebnisse! (Habe ich 
richtig gemessen? Systematische Meßfehler? Etc.)

Auch wenn man kein Vollprofi ist und der auch nicht werden will und 
muss, so ist es ein positiver Charakterzug, sich nicht mit dem 
billigsten Kompromiss zufrieden und möglichst sein Bestes zu geben.

[Achim S. (Gast)]

Lars R. schrieb:
> Du reitest seit Tagen auf FFT-Berechnungen herum, um dem TO zu beweisen,

Die FFT eines full scale Sinus ist eine Standardmethode um zu bewerten, 
wie gut eine ADC-Schaltung ist. Die statischen Kenngrößen des ADC 
(Genauigkeit, Steigungsfehler, ...) betrachtet man anders, die 
dynamischen Eigenschaften (SNR, SFDR, ENOB, THD...) über die FFT.

In dieser FFT (Anhang entspricht den Daten des TO von 15:35 Uhr) erkennt 
man:
- dass das Rauschen schon gar nicht so übel ist (gut 10 effektive Bits)
- dass das Signal Verzerrungen im Prozentbereich aufweist (das ist eher 
mau)
- dass das Signal eine geringe Amplitudenmodulation hat

Verzerrungen sowie AM können beide sowohl von der Signalquelle als auch 
vom Messapparat stammen. Bei den Verzerrungen ist es auf jeden Fall 
wahrscheinlich, dass sie von der bisher ungeschickten 
Eingangsbeschaltung stammen.

Theoretisch könnte natürlich auch noch die Signalquelle Ursache der 
unschönen Strukturen im Spektrum sein. Deshalb wäre eine unabhängige 
Charakterisierung des OCXO nicht uninteressant. Den bisherigen Messungen 
der FFT mit dem Oszi kann ich leider nichts entnehmen.

[Falk B. (falk)]

Ok, auch auf die Gefahr hin, mal wieder Perlen vor die Säue zu werfen, 
hier meine Analyse.

Aus den Meßdaten des 10 MHz OCXO sowie der Rauschmessung hat der OP 
freundlicherweise FFT-Daten gemacht. Die hab ich ins Excel importiert 
und gescheit dargestellt. Siehe Anhang. Dazu muss man zuerst bemerken, 
daß die FFT-Daten noch nicht auf die Anzahl der Samples normiert sind, 
es fehlt die Rechung 1/N, (N=8192). Wenn man das macht, erscheinen die 
FFT-Daten (Amplitude) gleich in einem ganz anderen Licht! Denn das sind 
die Amplituden in der Einheit LSB, welche die einzelnen 
Frequenzkomponenten haben. Wie schon mehrfach erklärt, wurde das Maxium 
der Amplitudendaten gesucht, jedoch ohne den 1. Datenwert. Das ist 
nämlich der Gleichanteil. Der ist relativ groß und hier vollkommen 
uninteressant, darum wird er nicht in die Maximumsuche einbezogen.

Es geht los mit der FFT mit linear Amplitudendarstellung, hier ist der 
Gleichanteil als größter Koeefizient mit in die Skalierung einbezogen. 
Wie man sieht, sieht man nichts. Der unbedarfte oder bisweilen auch 
faule Betrachter würde meinen, alles ist in bester Ordnung, es gibt nur 
1 dünne Spektrallinie bei 10MHz. Selbst ein Zoom auf +/-1MHz und 
angepaßte Amplitude ist nicht wirklich schlimm, wenn gleich man hier die 
Probleme erahnen kann. Denn die Linie ist NICHT sonderlich dünn.
Die häßliche Wahrheit kommt erst mit der logarithmischen Darstellung in 
dB zu Tage! Dort sieht man nicht nur die sehr breiten Seitenbänder um 10 
MHz herum, sondern auch häßliche Oberschwingungen im Abstand von 5 MHz. 
Entweder hat der OCXO ein Problem, dann ist er als Prüfquelle 
untauglich. Oder die Schaltung hat eins, dann muss man das verbessern. 
An diesem Bild sieht man auch den Sinn und großen Vorteil einer 
logarithmischen Darstellung. Der Zoom ist schon eingebaut und man kann 
Effekte direkt sehen, welche um viele Größenordnungen auseinander 
liegen.

Man sieht 2 wesentliche Probleme.

1.) Die 10 MHz erscheinen als stark verbreitertes Frequenzband. Das 
deutet auf eine ungewollte Modulation hin. Entweder ist der OCXO 
(kurzzeit)instabil oder der Abtasttakt des ADC hat viel Jitter. Ich 
tippe auf Letzteres. Abhilfe? Taktversorgung von FPGA und ADC aus einem 
guten XO, das muss kein TXCO oder gar OCXO sein. Dieser treibt direkt 
das FPGA und den ADC, dabei sollte man das Thema HF-gerechte 
Leitungsführung beherzigen. Man braucht KEINE 50 Ohm Leitungen, wohl 
aber eine Massefläche, siehe Wellenwiderstand. Wer es noch ein 
bisschen besser machen will, nimmt einen Taktpuffer mit 2 Ausgängen, von 
denen je einer das FPGA und der andere den ADC versorgt 
(Serienterminierung, Punkt zu Punkt Verbindung). Die Versorgung des XO 
und des Taktpuffers sollte man mittels passendem LC-Filter von der 
normalen 3V Versorgung entkoppeln. Ich würde mal mit 2x100nF + 2x10uF + 
10uH + Ferritperle ins Rennen gehen (Pi-Filter).

2.) Es gibt starke Spektrallinien bei 5 MHz und ganzzahligen Vielfachen. 
Neben einem (kurzzeit)istabilen OCXO kann das auch eine nichtlineare 
Verzerrung im Analogteil sein. Abhilfe bringt hier der OPV, welcher das 
Eingangssignal niederimpedant puffert.

Zum Vergleich sieht man auf der nächsten Seite das Spektrum aus dem 
Datenblatt. Dort gibt es nur eine, sehr schmale Spektrallinie in der dB 
Darstellung! Der Rauschteppich liegt bei ca. -110dB, die Einzelstörer 
kommen nicht höher als -90dB! OK, das ist eine Messung von Vollprofis, 
die den ganzen Tag nichts anderes machen als ADC zu entwickeln ;-)

(Ich hoffe mal, das die Spektrallinienverbreiterung nicht durch ein 
ungünstiges Fenster bei der FFT entstanden ist)

3.) Weiter geht es mit dem Rauschen. Dort sieht man sogar schon im 
Zeitbereich, daß da eine periodische Störung drauf ist, die Frequenz 
kann man in der FFT mit 539,5 kHz ablesen, es sind auch noch 2 starke 
Oberschwingungen sichtbar. Das deutet auf eine Störeinkopplung von einem 
DC/DC Wandler oder ähnlichem hin. Je nach Koppelpfad kann hier durch 
einen besseren LC-Filter in der Stromversorgung oder ein besseres Layout 
eine Verbesserung erzielt werden. Doch dazu muss man erst einmal 
herausfinden, wie die Kopplung passiert. Das ist schon was für die 
höheren Semester der EMV ;-) Als Anfang kann man alle DC/DC Wandler auf 
dem Board testweise durch Batterien + nachgeschalteten Linearregler 
ersetzen.

Last but not least sieht man im Histogramm, daß der Wandler mit +/-2 LSB 
rauscht, mit gelegentlichen Ausreißern von +/-3 LSB. Ein sehr guter 
AD-Wandler in der Liga schafft es, mit maximal 1 LSB zu rauschen, 
sprich, er kippelt nur zwischen 2 Werten hin und her. Aber wenn man die 
540 kHz Störung noch deutlich dämpfen kann, ist der Rest schon sehr gut!

[Falk B. (falk)]

Huch, das Spektrum vom Achim S. sieht so anders aus, so besser.

http://sooeet.com/math/online-fft-calculator.php

Hier sieht man was passiert, wenn man KEINE (sinnvolle) Fensterfunktion 
benutzt!

Siehe Anhang.

[Gustl B. (-gb-)]

Falk B. schrieb:
> Was bist du eigentlich? Nur Bastler?

Ja, ich bin Bastler und komme eher aus der Digitalschaltung. Jetzt 
wollte ich hiermit eben ein altes Gerät ersetzen und vom dem was hinten 
rausfällt habe ich das auch geschafft, es ist sogar minimal besser. Der 
Rest hat mich bis dahin nicht interessiert, es war/ist auch mein erstes 
solches Projekt daher muss und werde ich noch viel lernen. Ich lerne ja 
auch gerne, aber um etwas zu lernen helfen keine Aussagen ohne 
Begründung. Das ist wie wenn man einem Fahrschühler am ersten Tag sagt 
er solle Gas geben und anfahren. Das hilft nicht, da muss man erklären 
wo die Pedale sind und was wie nacheinander funktioniert.

Falk B. schrieb:
> Hast du das jetzt nicht?

Nein, Ich habe den OPV und sonstige Vorschaltung an den analogen 
Eingängen weggelassen weil ich dachte es sei besser das Signal wie es 
ist auf den ADC zu geben. Das nächste mal wird es mehr so wie im 
Datenblatt.

Achim S. schrieb:
> Deshalb wäre eine unabhängige
> Charakterisierung des OCXO nicht uninteressant. Den bisherigen Messungen
> der FFT mit dem Oszi kann ich leider nichts entnehmen.

Den OCXO hatte ich auch nicht mit dem Oszi gemessen. Wenn das gewünscht 
wird mache ich das aber. Wenn ich meine FFTs betrachte sehen aber die 
10MHz aus dem Signalgenerator vom Oszi besser aus als die vom OCXO.

Falk B. schrieb:
> Wie schon mehrfach erklärt, wurde das Maxium
> der Amplitudendaten gesucht, jedoch ohne den 1. Datenwert. Das ist
> nämlich der Gleichanteil. Der ist relativ groß und hier vollkommen
> uninteressant, darum wird er nicht in die Maximumsuche einbezogen.
Wo hast Du hier denn schon mehrfach erklärt, dass man den 1. Datenwert 
bei der Suche nicht beachtet?

Falk B. schrieb:
> Entweder hat der OCXO ein Problem, dann ist er als Prüfquelle
> untauglich. Oder die Schaltung hat eins, dann muss man das verbessern.

Ich tippe auf beides, dass der OCXO 5 MHz AM hat hatte ich schon oben 
geschrieben und eine uelle verlinkt. Daher hatte ich als 10MHz Quelle 
auch zusätzlich den Signalgenerator vom Oszi verwendet, dessen FFT sieht 
bei mir schöner aus. Aber ja, vermutlich macht auch die Schaltung viele 
Probleme.

Sonst vielen Dank für die ausführliche Beschreibung. DCDC-Wandler habe 
ich selber keine verbaut, auf dem FPGA Modul ist vielleicht einer, aber 
sonst habe ich nur LDOs. Den OCXO würde ich nichtmehr zum messen 
verwenden sondern das 10MHz Signal aus dem Oszi, aber gut ...
Dann habe ich auf der Platine ja noch Pfostenstecker, über die mache ich 
VGA. Wie macht man das so, dass es möglichst wenig stört? Immerhin sind 
das ja 25MHz Pixeltakt und bislang geht das durch ungeschirmte Kabel zur 
Buchse.

Falk B. schrieb:
> Aber wenn man die
> 540 kHz Störung noch deutlich dämpfen kann, ist der Rest schon sehr gut!

Das freut mich ja jetzt doch etwas aber die Datenblattschaltung werde 
ich trotzdem noch aufbauen. Derzeit habe ich auch wie oben geschrieben 
nur die 100nH zwischen DVDD und AVDD und eine große zusammenhängende 
Massenfläche. Vermutlich ist es sinnvoll die zu trennen.

Edit: Und zur Vollständigkeit auch den 10MHz Siggen vom Oszi mit dem 
Oszi gemessen. Die Daten sind da aber etwas anders formatiert.

[Falk B. (falk)]

@Gustl Buheitel (-gb-)

>Ja, ich bin Bastler und komme eher aus der Digitalschaltung.

Hmmm, OK.

>> Wie schon mehrfach erklärt, wurde das Maxium
>> der Amplitudendaten gesucht, jedoch ohne den 1. Datenwert. Das ist
>> nämlich der Gleichanteil. Der ist relativ groß und hier vollkommen
>> uninteressant, darum wird er nicht in die Maximumsuche einbezogen.

>Wo hast Du hier denn schon mehrfach erklärt, dass man den 1. Datenwert
>bei der Suche nicht beachtet?

Das mehrfach bezog sich auf die Suche des Maximums.

>Sonst vielen Dank für die ausführliche Beschreibung. DCDC-Wandler habe
>ich selber keine verbaut, auf dem FPGA Modul ist vielleicht einer,

Nein, dort gibt es nur Linearregler.

http://www.trenz-electronic.de/fileadmin/docs/Trenz_Electronic/TE0725/REV02/Schematic/SCH-TE0725-02-100-2C.PDF

>Dann habe ich auf der Platine ja noch Pfostenstecker, über die mache ich
>VGA. Wie macht man das so, dass es möglichst wenig stört?

Richtig.

>nur die 100nH zwischen DVDD und AVDD und eine große zusammenhängende
>Massenfläche. Vermutlich ist es sinnvoll die zu trennen.

Nein. In 99% aller Fälle ist man mit einer durchgehenden Massefläche 
besser dran.

[Achim S. (Gast)]

Gustl B. schrieb:
> Den OCXO hatte ich auch nicht mit dem Oszi gemessen. Wenn das gewünscht
> wird mache ich das aber. Wenn ich meine FFTs betrachte sehen aber die
> 10MHz aus dem Signalgenerator vom Oszi besser aus als die vom OCXO.

Ah, sorry, dann eben "Signalgenerator" statt "OCXO".

Der Vollständigkeit halber auch noch das Spektrum des 10MHz-Signals mit 
dem Oszi gemessen. Man sieht, dass das Rauschen viel größer ist (wie man 
es bei einer Oszi-FFT mit einem niedrig auflösenden ADC auch erwartet.

Man erkennt außerdem:
- die Oberwellen sind weg (die müssten sich vom Rauschen abheben). Sie 
stammen also tatsächlich von deinem ADC (und wohl primär davon, dass ein 
vernünftiger ADC-Treiber fehlt)
- die Seitenlinien des Signals, die ich oben als AM bezeichnet habe, 
fehlen ebenfalls.

Die Seitenlinien im ADC-Signal habe ich auch nochmal in höherer 
Auflösung angehängt. Man erkennt, dass sie ~540kHz Abstand vom Träger 
haben und damit mit dem verknüpft sind, was Falk im Rauschsignal als 
starke Komponente bei 540kHz sieht. Da es sich als Amplitudenmodulation 
des Signals bemerkbar macht glaube ich weniger an eine einfache 
(additive) Einkopplung eines Störsignals (die wäre bei 540kHz zu sehen, 
aber eher nicht als Satelliten des 10MHz-Signals).

Wenn es dumm kommt sind die 540kHz eine Resonanz deines Filternetzwerks 
(100nH und diverse Kondensatoren). Kannst ja mal die 100nH verdoppeln 
oder halbieren und schauen, ob das Störsignal wandert.

Eine andere Sache, die einem immer mal wieder seltsame Störungen geben 
kann, ist das "Regelrauschen" deiner PLL, aus der du den ADC-Takt 
ableitest. (Deshalb einen stabilen jitterarmen Tatkgenerator für ADC und 
fürs Eintakten ins FPGA verwenden.)

Gustl B. schrieb:
> Dann habe ich auf der Platine ja noch Pfostenstecker, über die mache ich
> VGA. Wie macht man das so, dass es möglichst wenig stört? Immerhin sind
> das ja 25MHz Pixeltakt und bislang geht das durch ungeschirmte Kabel zur
> Buchse.

- möglichst viel Abstand zwischen Störer und Analogsignal
- keine Frequenzen mitverstärken, bei denen der Störer sich auswirkt, 
die du aber nicht fürs Signal brauchst. Wenn deine Pulse mehrere µs 
breit sind gibt es wahrscheinlich keinen Grund, warum der ADC-Treiber 
eine Bandbreite von mehr als z.B. 3MHz haben sollte (reicht für eine 
Pulsanstiegszeit von 120ns).

Falk B. schrieb:
> Nein. In 99% aller Fälle ist man mit einer durchgehenden Massefläche
> besser dran.

ich würde dir auch eher eine durchgehende Massefläche empfehlen 
(Ausnahmen bestätigen die Regel, aber für getrennte Masseflächen sollte 
man genau wissen, was man tut). Lieber auf eine gute räumliche Trennung 
von Digital- und Analogsignalen achten. Und die Stromschleifen klein 
halten: deine Abblockkondensatoren an AVDD sitzen viel zu weit weg. So 
muss der "Analogstrom" in einer großen Schleife fließen und koppelt sich 
dabei ggf. Digitalstörungen ein.

[Achim S. (Gast)]

Achim S. schrieb:
> - die Seitenlinien des Signals, die ich oben als AM bezeichnet habe,
> fehlen ebenfalls.

Ach Mist: ob die Seitenlinien des 10MHz-Signals wirklich bei der 
Oszi-Messung fehlen, kann man aufgrund des großen Rauschens bei der 
Oszimessung nicht sicher sagen.

Ich glaub aber aus dem Bauch raus trotzdem dran: die 540kHz sind eher 
eine Störung auf deinem ADC-Board, nicht vom Signalgenerator.

[Gustl B. (-gb-)]

Vielen Dank! Wie hast Du das FFT Bild erstellt? Ich würde das auch gerne 
können ...

Also ordentlicher ADC Treiber und besseres Layout und Schaltung. Was mir 
noch unklar ist, ist wie man den Spannungsteiler von 12V nach 2V 
zusammen mit der Schaltung aus dem Datenblatt kombiniert. Ich muss auch 
nochmal gucken, vielleicht kann der Shaping Amplifier auch nur bis 2V 
ausgeben, dann bräuchte ich den Teiler gar nicht.
Bevor ich das nächste Board in Auftrag gebe werde ich hier mal das 
Layout reinstellen.

[Falk B. (falk)]

@Gustl Buheitel (-gb-)

>noch unklar ist, ist wie man den Spannungsteiler von 12V nach 2V
>zusammen mit der Schaltung aus dem Datenblatt kombiniert.

Hast du den Beitrag übersehen?

Beitrag "Re: ADC Board für Trenz Electronic FPGA Modul"

Da ist noch ein Fehler drin, R5 und R6 müssen so gewählt werden, daß an 
VIN- 1V anliegt, so wie du es jetzt schon gemacht hast. Man kann auch 
R5+R6 mit einem 2k Poti ersetzen.

>nochmal gucken, vielleicht kann der Shaping Amplifier auch nur bis 2V
>ausgeben, dann bräuchte ich den Teiler gar nicht.

Aber den OPV.

>Bevor ich das nächste Board in Auftrag gebe werde ich hier mal das
>Layout reinstellen.

Gute Idee.

[Gustl B. (-gb-)]

Ui UPS, stimmt da war was. Aber was sollte ich machen? Diese Schaltung 
oder die aus dem Datenblatt? Und bei Deiner Schaltung, kann man da den 
Spannungsteiler gleich am Eingang auch durch ein 10k Poti ersetzen? Mit 
zwei Potis also wie jetzt finde ich das eigentlich ganz hübsch zum 
Einstellen.
Oh und gibt es einen Grund für die Größenordnung von R5 und R6? Kann man 
da auch ein 10k Poti nehmen? Und gibt es Empfehlungen für den OPV? Der 
aus dem Datenblatt ist relativ teuer und wohl eher spezielle. Macht es 
Sinn wenn ich den verwende oder gibt es auch alternative Modelle die 
hier reichen?

[Falk B. (falk)]

@ Gustl Buheitel (-gb-)

>Ui UPS, stimmt da war was. Aber was sollte ich machen?

Hab ich das nicht schon mehrfach gesagt?

> Diese Schaltung

Ja!

>oder die aus dem Datenblatt?

Nein.

> Und bei Deiner Schaltung, kann man da den
>Spannungsteiler gleich am Eingang auch durch ein 10k Poti ersetzen?

NEIN! Auch das hab ich lang und breit erklärt! Lies!

"Für deine Anwendung ist es im Moment besser, einen
Spannungsteiler mit festem Teilerverhältnis zu nehmen und den auf 12-15V
Maximalspannung zu dimensionieren."

>Mit
>zwei Potis also wie jetzt finde ich das eigentlich ganz hübsch zum
>Einstellen.

Zu hinmurksen! Kannst du nicht mal einen einfachen Spannungsteiler 
vorher richtig ausrechnen?

>Oh und gibt es einen Grund für die Größenordnung von R5 und R6?

Ja, der Eingangswiderstand des ADCs. Außerdem ist das auch in der 
Beispielschaltung so.

> Kann man
>da auch ein 10k Poti nehmen?

Könnte funktionieren.

>Und gibt es Empfehlungen für den OPV? Der
>aus dem Datenblatt ist relativ teuer und wohl eher spezielle.

Den brauchst du nicht, denn der hat einen differentiellen Ausgang.

> Macht es
>Sinn wenn ich den verwende

NEIN! Denn kannst du in der Schaltung gar nicht verwenden, schau mal 
genau hin!

>oder gibt es auch alternative Modelle die hier reichen?

Es gibt viele, da muss ich aber mal nachschauen. Aber heute nicht mehr, 
morgen geht es weiter.

[Achim S. (Gast)]

Gustl B. schrieb:
> Vielen Dank! Wie hast Du das FFT Bild erstellt?

Mit einer Uralt-Version von Origin (leider kein freies Tool)

Gustl B. schrieb:
> Diese Schaltung
> oder die aus dem Datenblatt?

Im Datenblatt gibts diverse Schaltungsvorschläge. Du meinst Fig. 35? 
Tja, da werden ggf. die Meinungen auseinander gehen. Fals Vorschlag ist 
mit Sicherheit schon viel besser als dein bisheriges Konstrukt. Aber ich 
persönlich würde für eine Schaltung mit High-Speed ADC, die ich nur in 
Einzelstückzahlen brauche, immer einen echt differentiellen Treiber 
einsetzen (oder AC-Kopplung mit einem Übertrager, wenn mir der DC-Pegel 
egal ist).

Ob du die aufwändigere Schaltung wirklich brauchst ist schwer zu sagen, 
da es ja keine harten Kriterien für die Qualität deiner Schaltung gibt 
(wie stark müssen die geraden Harmonischen unterdrückt werden...). Aber 
mit wäre das egal: ich würde die paar Euro investieren (oder mir den 
einzelnen voll differentiellen OpAmp als Sample schicken lassen). Ein 
Schwierigkeit bei der Datenblattschaltung besteht darin, dass der 
Eingangswiderstand der Schaltung in den Spannungsteiler mit eingerechnet 
werden muss. Und der Eingangswiderstand der Schaltung ist bei voll 
differentiellen Differenzverstärkern gar nicht sooo trivial zu berechnen 
(geht aber schon, wenn man ein wenig nachliest).

Und: nein, ein 10k Poti hat in dem Spannungteiler nichts zu suchen.

[Gustl B. (-gb-)]

Achim S. schrieb:
> Mit einer Uralt-Version von Origin (leider kein freies Tool)

Schade eigentlich, ich würde das gerne mit Python machen.

Falk B. schrieb:
> NEIN! Auch das hab ich lang und breit erklärt! Lies!
>
> "Für deine Anwendung ist es im Moment besser, einen
> Spannungsteiler mit festem Teilerverhältnis zu nehmen und den auf 12-15V
> Maximalspannung zu dimensionieren."

Aber wieso ist das besser?

Falk B. schrieb:
> Naja, ganz so einfach ist es nicht! Vor allem kann man nicht einfach
> einen 1M Poti als Eingangsteiler nehmen! Der ist alles andere als
> HF-tauglich!

Was bedeutet HF-tauglich und wieso ist ein Poti das mit 1:9 eingestellt 
ist weniger tauglich als Festwiderstände? Das Poti hat aus meiner Sicht 
den Vorteil, dass ich das eben verstellen kann.

Achim S. schrieb:
> Aber ich
> persönlich würde für eine Schaltung mit High-Speed ADC, die ich nur in
> Einzelstückzahlen brauche, immer einen echt differentiellen Treiber
> einsetzen (oder AC-Kopplung mit einem Übertrager, wenn mir der DC-Pegel
> egal ist).

Also die paar Euro wären mir da schon egal. Wie ist das, wenn ich deren 
Treiber verwende, möglichst so wie in Fig. 35. Kann man das so bauen, 
dass es den ADC mit 2V Spannungshub voll ausnutzt? Oder der macht ja 
selber aus den 1 V Am Eingang selber schon 2 V Hub.

Wenn ich es schaffe den Shaping Amplifier statt der 12 V auf nur 1 V 
einzustellen (kann ich gerade nicht testen weil da ne Messung läuft), 
kann ich damit dann direkt auf diese Schaltung gehen? Das wäre ziemlich 
schick.

Dann ist da noch der Anschluss V_com der in der Schaltung auf 1/2 AVDD 
liegt. Dadurch wird doch das Signal um 1/2 AVDD in positive Richtung 
verschoben, also +OUT und -OUT. Wenn dann also am Eingang 0 V anliegen 
kommt auf beiden Ausgängen 1/2 AVDD raus, Der ADC sieht also auch 0 V. 
OK. Aber wenn +1V anliegen am Eingang an -IN (gibt es einen Grund wieso 
das an -IN geht?) dann kommt am +OUT 1/2 AVDD minus 1 V raus und am -OUT 
1/2 AVDD plus 1 V. Man hat also +OUT was kleineres als am -OUT aber gut 
das kann man noch selber umdrehen im FPGA. Aber wie beschalte ich da den 
ADC, dass das am Ende zwischen -1V und +1V liegt oder zumindest im 
Eingangsbereich vom ADC?

[Falk B. (falk)]

@ Gustl Buheitel (-gb-)

>> Mit einer Uralt-Version von Origin (leider kein freies Tool)

>Schade eigentlich, ich würde das gerne mit Python machen.

Beitrag "Re: ADC Board für Trenz Electronic FPGA Modul"

Dort kann man seine Daten mit Copy & Paste eintragen, FFT incl. 
Fensterfunktion berechnen und die FFT-Werte wieder rauskopieren! Das hab 
ich auch getan.

>> "Für deine Anwendung ist es im Moment besser, einen
>> Spannungsteiler mit festem Teilerverhältnis zu nehmen und den auf 12-15V
>> Maximalspannung zu dimensionieren."

>Aber wieso ist das besser?

Weil man dann den Spannungsteiler mittels Kondensatoren exakt 
frequenzkompensieren kann! Jeder gute Meßverstärker bzw. 
Eingangsverstärker in einem Oszi ist so aufgebaut. Dort ist niemals ein 
Poti drin! Wozu auch? Du braucht 12V Meßbereich und nicht heute 12V und 
morgen 3V.

>> Naja, ganz so einfach ist es nicht! Vor allem kann man nicht einfach
>> einen 1M Poti als Eingangsteiler nehmen! Der ist alles andere als
>> HF-tauglich!

>Was bedeutet HF-tauglich

HF = Hochfrequenz

Und 1 MOhm reagiert halt deutlich empfindlicher auf parasitäre 
Kapazitäten als 1kOhm.

> und wieso ist ein Poti das mit 1:9 eingestellt
>ist weniger tauglich als Festwiderstände?

Wenn es nur EINMALIG eingestellt wird, mag es fast genauso gut sein wie 
Festwiderstände. Aber dann braucht man es auch nicht.

> Das Poti hat aus meiner Sicht
>den Vorteil, dass ich das eben verstellen kann.

Ja, und damit verstellst du jedes Mal die Frequnzgangkompensation.

>Wenn ich es schaffe den Shaping Amplifier statt der 12 V auf nur 1 V
>einzustellen (kann ich gerade nicht testen weil da ne Messung läuft),
>kann ich damit dann direkt auf diese Schaltung gehen? Das wäre ziemlich
>schick.

Trotzdem brauchst du den OPV.

>das kann man noch selber umdrehen im FPGA. Aber wie beschalte ich da den
>ADC, dass das am Ende zwischen -1V und +1V liegt oder zumindest im
>Eingangsbereich vom ADC?

Du verwechsest gerade Differenzspannung mit Gleichtaktspannung. Der ADC 
darf an KEINEM Pin negative Spannung gegen GND sehen. Nur die DIFFERENZ 
zwischen IN+ und IN- kann negativ werden!

[Gustl B. (-gb-)]

Falk B. schrieb:
> Dort kann man seine Daten mit Copy & Paste eintragen, FFT incl.
> Fensterfunktion berechnen und die FFT-Werte wieder rauskopieren! Das hab
> ich auch getan.

Klar das ist schön aber ich will einfach neue Werte aufnehmen und dann 
gleich das FFT bekommen. Zumindest mal sehen wie das funktioniert.

Falk B. schrieb:
> Wozu auch? Du braucht 12V Meßbereich und nicht heute 12V und
> morgen 3V.

Gute Frage. Naja, wenn ich den Shaping Amplifier oder jetzt den 
Signalgenerator oder den OCXO an den ADC anschließe, dann verschiebt mir 
das immer auch die Nullinie, also ich bekomme einen DC Offset. Gut die 
Signallage kann ich durch den -VIN am ADC verschieben ... hm ... ich 
glaube da hast Du recht, ich baue das einfach für 0 bis 12 V.

Falk B. schrieb:
> HF = Hochfrequenz
>
> Und 1 MOhm reagiert halt deutlich empfindlicher auf parasitäre
> Kapazitäten als 1kOhm.

Was HF ausgeschrieben ist wusste ich schon, die Erklärung hat gefehlt.

Falk B. schrieb:
> Wenn es nur EINMALIG eingestellt wird, mag es fast genauso gut sein wie
> Festwiderstände. Aber dann braucht man es auch nicht.

Ok, aber beim Post könnte ich eben im nachhinein noch etwas minimal 
ändern, nicht krass verstellen aber eben statt 1:9 z. B. auf 1:8,5 oder 
so, klar verstellt man dann die Frequnzgangkompensation, aber geht das 
so genau? Also würde man bei Deiner Schaltung andere Kapazitäten nehmen 
wenn man von 1:9 auf 1:8,5 schaltet?

Falk B. schrieb:
> Trotzdem brauchst du den OPV.

Ja klar brauche ich den, aber dann könnte ich 1:1 die Schaltung aus dem 
Datenblatt nehmen.

Falk B. schrieb:
> Du verwechsest gerade Differenzspannung mit Gleichtaktspannung. Der ADC
> darf an KEINEM Pin negative Spannung gegen GND sehen. Nur die DIFFERENZ
> zwischen IN+ und IN- kann negativ werden!

Ja genau, weil 1/2 AVDD > 1 V ist liegt der Eingang gegenüber Masse 
immernoch positiver, aber eben ist +OUT negativer als -OUT. Verbindet 
man die dann über Kreuz mit dem ADC?

Also als Differenz zwischen +VIN und -VIN sind dann 0 bis 2 V am ADC, 
ist da wichtig wie das gegenüber Masse verschoben ist? In der 
Datenblattschaltung wäre bei vollen +2 V am Eingang vom Buffer der +VIN 
am ADC mit 3 V AVDD auf 1/2 AVDD - 1V = 0,5V und der -VIN auf 1/2 AVDD + 
1V = 2,5V. Das ist also ok?

[Falk B. (falk)]

@ Gustl Buheitel (-gb-)

>Ok, aber beim Post könnte ich eben im nachhinein noch etwas minimal
>ändern, nicht krass verstellen aber eben statt 1:9 z. B. auf 1:8,5 oder
>so,

Genau das ist sinnlos bis kontraproduktiv. Das macht men heute nicht so. 
Im Gegenteil. Man nimmt Festwiderstände und kalibriert den Analogteil in 
Software!

>Ja genau, weil 1/2 AVDD > 1 V ist liegt der Eingang gegenüber Masse
>immernoch positiver, aber eben ist +OUT negativer als -OUT. Verbindet
>man die dann über Kreuz mit dem ADC?

Nein.

[Gustl B. (-gb-)]

HM wieso ist das Signal im Datenblatt an den negativen Eingang 
angeschlossen? Kann man das frei aussuchen?

[Achim S. (Gast)]

Gustl B. schrieb:
> Was bedeutet HF-tauglich und wieso ist ein Poti das mit 1:9 eingestellt
> ist weniger tauglich als Festwiderstände?

weil die parasitären Eigenschaften deines Potis in einer ganz anderen 
Größenordnung liegen als bei Standard-Festwiderständen. Also: pfeif 
drauf, ob du mit dem Poti die letzten 10% des Messbereichs mit einem 
Poti besser ausreizen kannst.

Gustl B. schrieb:
> Wenn ich es schaffe den Shaping Amplifier statt der 12 V auf nur 1 V
> einzustellen (kann ich gerade nicht testen weil da ne Messung läuft),
> kann ich damit dann direkt auf diese Schaltung gehen? Das wäre ziemlich
> schick.

Das wäre gut, ich habe mich ohnehin schon gewundert, wieso dein Shaping 
Amplifier eine dermaßen große Spannung ausspuckt. Du musst nur darauf 
achten, den Innenwiderstand deines Amplifiers zu kennen und zu 
berücksichtigen.

Beispiel in Fig. 35: diese Schaltung ist für eine 50Ohm Signalquelle 
gebaut. Die 49,9Ohm terminieren die Leitung von der Signalquelle und 
halbieren damit den Spannungshub (der Verstärker gleicht das wieder 
aus). Diese 49,9Ohm zusammen mit der 50Ohm Quelle bilden eine 
Quellimpedanz von 25Ohm die ins Verstärkungsverhälntis mit eingeht. Um 
das auszugleichen sind in Fig. 53 unten nicht 499Ohm sondern 523Ohm 
eingesetzt.

[Achim S. (Gast)]

vielleicht sind die drei Dokumente, die hier unter "Features Resources" 
verlinkt sind, auch gute Lektüre für dich:
http://www.analog.com/en/products/amplifiers/differential-amplifiers/fully-differential-amplifiers.html

[Gustl B. (-gb-)]

Vielen Dank!

Einer der Amplifier hier ist ein Ortec 571 
http://www.ortec-online.com/download/570.pdf

Da steht:
"UNIPOLAR Front-panel BNC connector with Zo <1 Ω, short-circuit proof; 
prompt with full- scale linear range of 0 to +10 V; active filter 
shaped; dc-restored; dc-level adjustable to ±100 mV." Und genau dieser 
Ausgang wird verwendet. Was macht man jetzt wenn man diese Impedanz 
kennt? 50 Ohm sind das ja nicht.

[Achim S. (Gast)]

Gustl B. schrieb:
> Einer der Amplifier hier ist ein Ortec 571

Na dann kannst du hier die Verstärkung so zurechtdrehen, dass der Pegel 
genau für den ADC-Treiber passt.

Gustl B. schrieb:
> Was macht man jetzt wenn man diese Impedanz
> kennt? 50 Ohm sind das ja nicht.

Zo <1 Ω bedeutet, dass du die Impedanz vernachlässigen kannst (als 0 
annehmen). Damit wird die Berechnung der Verstärkerwiderstände wieder 
einfach (4 identische Widerstände wenn du keinen Spannungsteiler 
brauchst, der ja seinen eigenen Innenwiderstand hätte).

[Gustl B. (-gb-)]

Also eigentlich so wie hier 
http://www.analog.com/media/en/training-seminars/tutorials/MT-076.pdf 
auf Seite 8. Jetzt guck ich erstmal wie klein ich die Spannung am 
Amplifier einstellen kann.

[Achim S. (Gast)]

Gustl B. schrieb:
> Also eigentlich so wie hier
> http://www.analog.com/media/en/training-seminars/tutorials/MT-076.pdf
> auf Seite 8.

Mit der Variante könntest du den gesamten Messbereich deines ADCs nutzen 
(mit den bisherigen wurde jeweils die Hälfte davon nicht genutzt). 
Allerdings hat deine Nullinie dann natürlich einen Offset (sie liegt 
nicht mehr bei Null sondern weit unten im negativen Bereich).

Die Genauigkeit/Stabilität der 2V für die Gleichtakteinstellung sind 
ziemlich unkritisch. Die benötigte Genauigkeit/Stabilität der 2V am 
OPV-Eingang in Fig. 8 wäre wieder kritisch (jede Schwankung der 2V geht 
direkt in dein Ergebnis ein). Außerdem darfst du nicht "irgendeinen" OPV 
als Spannungsfolger nehmen, um die 2V niederohmig zu puffern: die 
allermeisten OPV würden es dir sehr übelnehmen, wenn du - wie in Fig. 8 
gezeigt - einfach riesige Kondensatoren direkt an ihren Ausgang hängst.

[Achim S. (Gast)]

Achim S. schrieb:
> Fig. 8

sollte eigentlich heißen: Fig. 7 (aus Seite 8)

[Gustl B. (-gb-)]

Achim S. schrieb:
> Außerdem darfst du nicht "irgendeinen" OPV
> als Spannungsfolger nehmen, um die 2V niederohmig zu puffern:

Ach so, ja brauche ich diesen OPV da links unten überhaupt?
Ich hatte nur auf das Bild verwiesen weil da auch 4 gleiche Widerstände 
verwendet werden. Sprich ich würde aus dem ADC Datenblatt Seite 16 unten 
links das bauen aber überall 499 Ohm verwenden.

Ich glaube ich hatte mich zuletzt unklar ausgedrückt, ich will nur den 
einen Buffer verwenden.

[Gustl B. (-gb-)]

So, da bin ich wieder. In dem Angehängten Bildchen aus dem ADC 
Datenblatt Seite 23 finde ich die Versorgung vom Buffer seltsam. Oben 
ist am AVDD ein 10uF dran mit er runden Seite zu AVDD, das ist aber doch 
der Minuspol?! Unten an VEE ist auch ein 10uF, mit der runden Seite vom 
Symbol zum Buffer, das hieße doch auch, dass GND positiver als der Pin 
am Buffer ist? Wieso ist das so? Ich würde den V+ und den V- Eingang am 
Buffer beide irgendwo zwischen GND und AVDD vermuten, also von minus 
nach plus:
GND -- -V (Buffer) +V -- AVDD

Und generell, wenn VEE sowieso direkt auf GND geht, wieso dann noch 
Kondensatoren von VEE nach GND?

[Falk B. (falk)]

@Gustl Buheitel (-gb-)

>Datenblatt Seite 23 finde ich die Versorgung vom Buffer seltsam. Oben
>ist am AVDD ein 10uF dran mit er runden Seite zu AVDD, das ist aber doch
>der Minuspol?!

Das ist ein Fehler in der Zeichnung.

> Unten an VEE ist auch ein 10uF, mit der runden Seite vom
>Symbol zum Buffer, das hieße doch auch, dass GND positiver als der Pin
>am Buffer ist? Wieso ist das so?

Weil man per Jumper eine zusätzliche, neagtive Versorgungsspannung 
anschließen kann.

>Und generell, wenn VEE sowieso direkt auf GND geht, wieso dann noch
>Kondensatoren von VEE nach GND?

Also Option, ist ja schließlich ein Evaluation board.

[Gustl B. (-gb-)]

Vielen Dank!
Mir fällt gerade auf, dass ich bei meiner Schaltung nur einen der AVDD 
Eingänge am ADC entkoppelt habe. Also ich hatte anscheinend komplett 
übersehen, dass da bei beiden Eingängen Kondensatoren im Datenblatt sind 
und habe das nur einmal aufgebaut. Jetzt mit deutlich mehr Bauteilen die 
auch alle möglichst nah am ADC sitzen sollen wird das schon schwierig 
auf einer Lage. Beim Evalbaord sind auch Kondensatoren auf der Rückseite 
und das Datenblatt vom Buffer zeigt auch für den Kondensatoren auf der 
Rückseite. Ist es besser die näher an die ICs ranzubekommen oder ist 
eine möglichst ununterbrochene Massenfläche auf der Rückseite zu 
bevorzugen? Ich würde sagen Ersteres und auch Teile auf die Rückseite 
löten.

[Achim S. (Gast)]

Gustl B. schrieb:
> Mir fällt gerade auf, dass ich bei meiner Schaltung nur einen der AVDD
> Eingänge am ADC entkoppelt habe.

Na ja, eigentlich ist die Entkopplung für beide AVDD-Pins ähnlich 
bescheiden. Wie schon mal oben erwähnt:

Achim S. schrieb:
> deine Abblockkondensatoren an AVDD sitzen viel zu weit weg.

Gustl B. schrieb:
> Jetzt mit deutlich mehr Bauteilen die
> auch alle möglichst nah am ADC sitzen sollen

Du musst nicht alle Pufferkondensatoren direkt am IC sitzen haben. Aber 
bei den "kleinen" Keramikkondensatoren ist es richtig kritisch, die 
sollen direkt neben das Pärchen der Versorgungspins von AVDD und AGND.

Du kannst sie ja auch in einem kleineren Gehäuse nehmen (0603 oder zur 
Not 0402), dann passen sie fast "nahtlos" neben die Versorgungspins. 
Lötstopplack hilft beim manuellen Bestücken. Und im allerschlimmsten 
Fall würde ich von der Kerko-Kombination, die im Datenblatt gezeigt ist 
(1nF parallel zu 100nF) den 1nF weglassen und dafür die 100nF möglichst 
eng ans IC bringen.

Pufferkondensatoren auf der Rückseite geht zur Not auch (die 
unterbrechen die Massefläche nicht mal sonderlich), aber dafür hast du 
zwei vias samt deren parasitärer Induktivität in der Stromschleife.

[Gustl B. (-gb-)]

So, also den Amplifier kann man nicht auf kleinere Spannung einstellen. 
Also ja, man kann das Gain runterstellen und die Impulse werden 
niedriger, aber sehr energiereiche Zerfälle im Detektor sind dann am 
Amplifier Ausgang immernoch +12 V.

An einem Amplifiermodell, dem 7243 von Tennelec, zu dem ich kein 
Datenblatt finde, kann man die Impedanz vom Ausgang einstellen, und zwar 
einmal <1 Ohm und einmal 50 Ohm. Einen Spannungsteiler brauche ich also 
auch auf jeden Fall, wenn ich die 12V auf 1V unterteilen möchte brauche 
ich einen 11:1 Teiler, also 1K und 90,9 Ohm. Und die Größen sind zum 
Glück beide erhältlich. Aber wie gehe ich damit dann auf den Buffer? Ich 
würde das gerne wie hier 
http://www.analog.com/media/en/technical-documentation/application-notes/AN-1026.pdf 
auf Seite 4 durchrechnen, habe aber keine Ahnung wie der Spannungsteiler 
da mit einfließt.

Edit:
Vielen Dank Achim! Erstmal Schaltplan, dann Layout, aber auf diesen 
Punkt werde ich besonders achten.

[Falk B. (falk)]

@ Achim S. (Gast)

>Fall würde ich von der Kerko-Kombination, die im Datenblatt gezeigt ist
>(1nF parallel zu 100nF) den 1nF weglassen und dafür die 100nF möglichst
>eng ans IC bringen.

Das auf JEDEN Fall, denn das ist Unsinn. Der 1nF vermindert die Impedanz 
nicht wirklich, wenn beide ein 0603er Gehäuse haben.

[Falk B. (falk)]

@Gustl Buheitel (-gb-)

>einmal <1 Ohm und einmal 50 Ohm. Einen Spannungsteiler brauche ich also
>auch auf jeden Fall, wenn ich die 12V auf 1V unterteilen möchte brauche
>ich einen 11:1 Teiler, also 1K und 90,9 Ohm. Und die Größen sind zum
>Glück beide erhältlich. Aber wie gehe ich damit dann auf den Buffer? Ich
>würde das gerne wie hier

Also so langsam wirds albern. Menschenskinder, du eierst hier rum wie ne 
Kuh auf'm Eis! Ist es denn SOOO schwer, einfach mal einen Vorschlag 
umzusetzen? Und einen beschissenen Spannungsteiler nach ENDLOSER 
Diskussion einfach mal aufzubauen! Selbst wenn die Werte nicht optimal 
sind, kann man das mit einer Neubestückung ändern!

Mann O Mann, ein akademisches Gejammer ist das hier!

[Gustl B. (-gb-)]

Falk B. schrieb:
> Mann O Mann, ein akademisches Gejammer ist das hier!

Das verstehe ich jetzt wirklich nicht weil gerade Du hier lange darauf 
bestanden hast dass ich hier Zeug durchrechne. Da postet man als 
Anfänger seine erste Schaltung mit der man selbst zufrieden ist und wird 
vor allem von Dir kritisiert - da bin ich jetzt eben übervorsichtig. 
Achim hatte das PDF als Lektüre empfohlen und jetzt wollte ich das auch 
so umsetzen.

Mal eben aufbauen geht halt nicht so einfach, ich habe schließlich weder 
Platine noch den Buffer dazu. Das müsste ich layouten, bestellen, 
warten, bezahlen.

Falk B. schrieb:
> Selbst wenn die Werte nicht optimal
> sind, kann man das mit einer Neubestückung ändern!

Das stimmt, aber dazu braucht man trotzdem eine Idee wie man den Teiler 
beschaltet und an den Buffer anschließt.

Aber egal ... auf genannter Seite in dem von Achim empfohlenen Paper 
links oben in der Zeichnung, da wird mit einem 4V Spannungshub 
reingegangen und es kommt ein 2V Spannungshub raus. Und zwar auf jeder 
Leitung. Weil das differentiell ist, ist einmal +VIN am ADC positiver 
als -VIN und einmal anders herum. Wie macht das der ADC mit dem 
digitalen Wert, der hat ja 12Bit für die 2V, wo wird da noch 
unterschieden ob die gerade von +VIN nach -VIN oder anders herum 
anliegen?
Ich meine, wenn man sich da die negative Halbwelle des Eingsngssignals 
wegdenkt, dann geht die Differenz am Ausgang auch von 0 bis 2V. Wo ist 
das Bit das dann übrig ist?
Reicht es wenn ich die 12V auf 2V teile, das wären dann 0 bis 2V am 
Eingang und auch 0 bis 2V am Ausgang?!

[Falk B. (falk)]

@Gustl Buheitel (-gb-)

>Mal eben aufbauen geht halt nicht so einfach, ich habe schließlich weder
>Platine noch den Buffer dazu. Das müsste ich layouten, bestellen,
>warten, bezahlen.

Dann TU ES!

>Das stimmt, aber dazu braucht man trotzdem eine Idee wie man den Teiler
>beschaltet und an den Buffer anschließt.

Die gibt es bereits!

Der Achim favorisiert den differentiellen Buffer, ich halte das für 
entbehrlich, zumal du sowieso eher Anfänger bist. Nimm meine Schaltung, 
such noch einen passenen OPV raus, mach ein schickes Layout und teste!
Das bringt dich weiter als endloses Philosphieren über den perfekten, 
differentiellen Buffer. Die nächste Version hat gute Chancen, deutlich 
besser zu werden, aber sicher nicht Vollprofiniveau. Muss es auch gar 
nicht.

So, hier mein vorerst letzter Tip. Ich empfehle die OPVs

LT1784, MCP601, AD8515, AD8631 und ADA4691.

Die sind alle grob vergleichbar mit 2-5 MHz GBP und ähnlichen 
Rauschwerten. Nimm das Standard SOT23-5 Gehäuse, da kann man mehrere 
Typen austauschen. Such dir den schönsten raus oder bestell einfach mal 
2-3 Typen und teste.

[Falk B. (falk)]

Hmm, der MCP601 hat ein Problem mit dem Eingangsspannungsbereich von 
0-2V bei 3V Versorgungsspannung. Der also eher nicht.

[Gustl B. (-gb-)]

Ok, alles klar und vielen Dank!

Aber ... statt Spannungsteiler kann man doch auch ein Dämpfungsglied 
verwenden?!

Ui jetzt hab ich was cooles gefunden: Den Diff-Amp Calculator 
http://www.analog.com/en/design-center/interactive-design-tools/adi-diffampcalc.html 
von Analog Devices (Version 3.1.1). Wie ich da sehe hat auch der AD8138 
Probleme mit 3,0V Versorgung, mit 3,3V sieht es gut aus mit 2V p-p am 
Eingang.
Naürlich will ich die vollen 2V vom ADC nutzen mit meiner nur positiven 
Eingangsspannung zum Buffer, also muss die Hälfte der Differenzspannung 
am Ausgang des Buffers schon 2V sein, ich muss also ein Signal zwischen 
0 und +2V auf den Buffer geben. Dazu muss ich den AD8138 mit 5V 
betreiben oder +1V an den negativen Eingang geben.

Ist das dem ADC eigentlich egal wo sich die Spannungen der Eingänge in 
Bezug auf GND befinden solange sie positiv sind?

[Gustl B. (-gb-)]

Der AD8475 
http://www.analog.com/media/en/technical-documentation/data-sheets/AD8475.pdf 
sieht noch ganz nett aus. Ja, hat deutlich weniger Bandbreite, aber ist 
bei meinem Signal sowieso egal. Das hybsche aber ist, dass der wahlweise 
einen Verstärkungsfaktor von 0,2 oder 0,4 hat und nicht so kritisch ist 
was die Vocm und VCC angeht, also Vocm ist dann 1/3 VCC und die 0 bis 4V 
für den Eingang liefert aus den 12V der Spannungsteiler.

Was mich wundert ist, dass im Datenblatt keine externen Widerstände 
gezeigt werden ich die aber im Calculator Programm brauche (Terminate). 
Dann steht da auch das von Low Impedance Source, das erfüllt ja der 
Amplifier hier mit <1 Ohm Output. Aber wie bringt man das durch den 
Spannungsteiler? Möglichst kleine Widerstände verwenden, z. B. 220 zu 
100 Ohm und dann über den 100 Ohm die 4V abgreifen?

Oder ein Dämpfungsglied. Hier 
https://de.wikipedia.org/wiki/D%C3%A4mpfungsglied steht auch wie man die 
Widerstände berechnet, man braucht aber ein Z dafür, ist das das des 
Ausgangs? Also wenn ich <1 Ohm habe, kann ich da pauschal mal 1 Ohm 
annehmen? Dann bekomme ich für das Pi Dämpfungsglied R1=4/3 Ohm und R2=2 
Ohm. Und den Ausgang würde ich dann direkt auf den AD8475 geben.

[Falk B. (falk)]

@ Gustl Buheitel (-gb-)

>Oder ein Dämpfungsglied. Hier
>https://de.wikipedia.org/wiki/D%C3%A4mpfungsglied steht auch wie man die
>Widerstände berechnet, man braucht aber ein Z dafür, ist das das des
>Ausgangs? Also wenn ich <1 Ohm habe, kann ich da pauschal mal 1 Ohm
>annehmen? Dann bekomme ich für das Pi Dämpfungsglied R1=4/3 Ohm und R2=2
>Ohm. Und den Ausgang würde ich dann direkt auf den AD8475 geben.

Ist das Comedy oder bist du so naiv? Menschenskinder, das gibts doch gar 
nicht!!! Schon mal über einen SINNVOLLEN Widerstandswert nachgedacht? 
Expertentip: Einstellige Ohm sind es NICHT!

Vergleiche mal die üblichen Eingangswiderständer verschiedenster 
Meßgeräte mit deinem Werten!

[Gustl B. (-gb-)]

Das ist nicht sehr konstruktiv. Ich hab doch geschrieben wie die Werte 
berechnet wurden. Und hatte sogar gefragt was man da als Z verwendet.
Ja Messgeräte haben einen hohen Eingangswiderstand, aber das ist keines 
sondern ein Dämpfungsglied und der Ausgang davon sollte für den AD8475 
immer noch eine "Low Impedance Source" sein.
Wenn etwas eine niedrige Ausgangsimpedanz hat, dann kann man das stark 
belasten ohne dass die Spannung einbricht, es kann also einen großen 
Strom liefern. Schaltet man da jetzt Widerstände in Reihe, wird der 
Strom kleiner, also die Impedanz größer. Das Dämpfungsglied hat bei 50 
Ohm für Z schon ordentlich Widerstand in Reihe, da dachte ich je 
niedriger, desto besser. Aber gut, die Kabel sind ja auch 50 Ohm, dann 
kann man wohl alles damit machen. Muss/sollte man die Quelle dann auch 
statt auf <1 auf 50 Ohm stellen?

[Achim S. (Gast)]

jetzt willst du es aber wirklich genau wissen, oder?

Auch auf die Gefahr hin Falk zu verärgern, weil manches davon für deine 
praktische Anwendung nicht wirklich relevant ist, ein paar 
grundsätzliche Antworten:

Gustl B. schrieb:
> Naürlich will ich die vollen 2V vom ADC nutzen

Dann muss der Diffamp eine feste Spannung von deinem Eingangssignal 
abziehen, sonst bleibt der differentielle Ausgang immer im positiven 
Bereich. (war ja auch schon mal erwähnt worden ;-)

Achim S. schrieb:
> Mit der Variante könntest du den gesamten Messbereich deines ADCs nutzen
> (mit den bisherigen wurde jeweils die Hälfte davon nicht genutzt).

Wenn du es so machst, wäre es praktisch den AD9235 gleich auf binary 
offset (statt auf twos complement) Zahlenformat umzustellen, dann kannst 
du die Ausgabewerte wieder direkt als positive Zahl interpretieren.

Gustl B. schrieb:
> Aber gut, die Kabel sind ja auch 50 Ohm, dann
> kann man wohl alles damit machen. Muss/sollte man die Quelle dann auch
> statt auf <1 auf 50 Ohm stellen?

Das Kabel ist bei den Frequenzen deines Signals noch ein Kurzschluss. 
Aber für die Rechnung am einfachsten ist es, wenn du die Quelle auf 
50Ohm-Modus einstellst.

Gustl B. schrieb:
> Ist das dem ADC eigentlich egal wo sich die Spannungen der Eingänge in
> Bezug auf GND befinden solange sie positiv sind?

Sie müssen natürlich in einem vernünftigen Bereich liegen. Und weil du 
dir mit den fully differential Amplifiern die Gleichtaktspannung 
halbwegs frei aussuchen kannst würde ich sie genau auf den Wert legen, 
den der ADC am "liebsten" hat (die Hälfte von AVDD).

Gustl B. schrieb:
> hat deutlich weniger Bandbreite, aber ist
> bei meinem Signal sowieso egal.

Wenn wir es wirklich ganz genau nehmen musst du zwei Bandbreiten 
unterscheiden:
a) die Bandbreite, mit der das Eingangssignal verstärkt wird (die sollte 
bei dir idealerweise niedriger sein)
b) die Bandbreite, mit der der Verstärker nach Störungen am Ausgang 
wieder einschwingt. Die Störungen kommen primär durch den geschalteten 
Kondensator bei der Abtastung.

Idealerweise sollte bei deiner Anwendung a) langsam sein (weil dein 
Signal höchstens eine Bandbreite im einstelligen MHz-Bereich hat), und 
damit werden auch HF-Störungen gefiltert. Aber b) sollte schnell sein 
(weil dein ADC von einer Abtastung bis zur nächsten nur 15ns lässt). Der 
AD8475 ist in beider Hinsicht langsam, und deshalb nicht die perfekte 
Wahl. In seinen Anwendungen sind nur ADCs bis 2MS/s erwähnt, keine mit 
65MS/s. Ein schneller Verstärker, der als Tiefpassfilter geschalten ist, 
wäre hier noch einen Tick besser.

Aber das sind zugegeben schon abgehobene Betrachtungen: so ziemlich 
jeder_ ADC-Treiber wird dir _sehr viel bessere Performance liefern als 
die 10k-Potis, die du zu Beginn verwendet hast.

[Falk B. (falk)]

@ Gustl Buheitel (-gb-)

>Das ist nicht sehr konstruktiv.

Das muss es auch gar nicht immer sein.

>Ich hab doch geschrieben wie die Werte
>berechnet wurden. Und hatte sogar gefragt was man da als Z verwendet.

Dieses unsägliche Z in der Anleitung ist Mumpitz! Damit es cool und 
technisch klingt! Z ist im allgemeinen ein KOMPLEXER Widerstand, in der 
HF-Technik der Wellenwiderstand einer Leitung. In dem Dokument 
meinen die damit aber nur den Ausgangswiderstand. Und Z<1 heißt, es gibt 
praktisch keinen Ausgangswiderstand, denn man bei einem Innenwiderstand 
des Meßgeräts beachten muss. Wenn du mit einem 1M Eingang eines 
Oszilloskops rangehst, spielt 1 Ohm keine Rolle, auch nicht bei 10K in 
deinem jetzigen Aufbau.

Das heißt aber NICHT, das man extrem kleine Widerstände für einen 
Spannungsteilen nutzt!!! Schon mal den Strom bei 12V ausgerechnet?

Mann O Mann!

Genau DAS ist es, wa u.a. hier kritisiert wird.

Beitrag "Re: Akademiker Schwemme"

"Theoretisches Wissen haben die ohne Ende. Mehr als ich. Doch fehlt es
diesen Leuten die Theorie in die Praxis umzusetzen."

>Ja Messgeräte haben einen hohen Eingangswiderstand, aber das ist keines
>sondern ein Dämpfungsglied und der Ausgang davon sollte für den AD8475
>immer noch eine "Low Impedance Source" sein.

Vergiss es einfach. Dir fehlen dermaßen viele Grundlagen, daß dieses 
Rumstochern einfach nichts bringt. Außer mich auf die Palme!

>kann man wohl alles damit machen. Muss/sollte man die Quelle dann auch
>statt auf <1 auf 50 Ohm stellen?

Nein! 50 Ohm nimmt man nur, wenn es wirklich um HF und lange Leitunen 
geht.

[Falk B. (falk)]

@Achim S. (Gast)

>Auch auf die Gefahr hin Falk zu verärgern, weil manches davon für deine
>praktische Anwendung nicht wirklich relevant ist, ein paar
>grundsätzliche Antworten:

Mach nur, auch wenn es vollkommen für die Katz ist. Du kannst einen 4. 
Klässler nicht mit Integralrechung überschütten. Der OP hat gar nicht 
die Grundlagen, um all diese Dinge zu überblicken, nicht mal um sie alle 
zu verstehen und richtig einordnen zu können. Darum muss man auch 
irgendwann mal Schluß machen. Er hat mehr als genug EINFACHE, 
praktikable Vorschläge, die muss er jetzt umsetzen. Alles andere 
verwirrt mehr als es hilft.

>Aber das sind zugegeben schon abgehobene Betrachtungen: so ziemlich
>jeder_ ADC-Treiber wird dir _sehr viel bessere Performance liefern als
>die 10k-Potis, die du zu Beginn verwendet hast.

GENAU!!!!

[Gustl B. (-gb-)]

Achim S. schrieb:
> Wenn du es so machst, wäre es praktisch den AD9235 gleich auf binary
> offset (statt auf twos complement) Zahlenformat umzustellen, dann kannst
> du die Ausgabewerte wieder direkt als positive Zahl interpretieren.

Das mache ich derzeit schon und finde ich ganz angenehm.

Falk B. schrieb:
> "Theoretisches Wissen haben die ohne Ende. Mehr als ich. Doch fehlt es
> diesen Leuten die Theorie in die Praxis umzusetzen."

Falk B. schrieb:
> Der OP hat gar nicht
> die Grundlagen, um all diese Dinge zu überblicken, nicht mal um sie alle
> zu verstehen und richtig einordnen zu können.

Richtig. Und das wollte ich lernen. Ja, da müsste ich mal E-Technik 
studieren, aber die Zeit habe ich nicht. Daher hatte ich einfach mal was 
aufgebaut und das funktioniert sogar. Ich bin zufrieden und alles ist 
gut. Für einen Hobbybastler wie mich voll ok finde ich.
Ich hatte natürlich um Verbesserungsvorschläge gebeten, die kamen, und 
die werde ich jetzt auch einfach mal umsetzen, zumindest teilweise.
Daher jetzt erstmal die Schaltung so wie ich sie jetzt machen würde.

[Falk B. (falk)]

@Gustl Buheitel (-gb-)

>Ich hatte natürlich um Verbesserungsvorschläge gebeten, die kamen, und
>die werde ich jetzt auch einfach mal umsetzen, zumindest teilweise.
>Daher jetzt erstmal die Schaltung so wie ich sie jetzt machen würde.

Viel zu aufwändig und kompliziert.

"werde ich jetzt auch einfach mal umsetzen, zumindest teilweise."

Ein Widerspruch.

[Gustl B. (-gb-)]

Falk B. schrieb:
> Viel zu aufwändig und kompliziert.

Man man man. Aber wird das so funktionieren oder sind da krasse Fehler 
drinnen? Also sind die Spannungsteiler vernünftig dimensioniert? Ich 
dachte mir dabei grob "wenn ich das so mache und layoute, dann hab ich 
zumindest genügend Stellen an denen ich Widerstände/Kondensatoren 
austauschen kann."

Wenn ich den Verstärkungsfaktor z. B. auf 0.9 stellen möchte muss ich 
einige Widerstandswerte ändern. 0.9 finde ich gut weil ich dann etwas 
mehr Spielraum habe und es nicht so schnell am Max/Min anschlägt das 
Signal am Ausgang. Das sieht dann aus wie im Anhang.

[Falk B. (falk)]

@Gustl Buheitel (-gb-)

>> Viel zu aufwändig und kompliziert.

>Man man man. Aber wird das so funktionieren oder sind da krasse Fehler
>drinnen? Also sind die Spannungsteiler vernünftig dimensioniert?

Keine Ahnung. Da ich diese Lösung sowieso nicht für sinnvoll halte, 
werde ich sie auch nicht prüfen.

[Gustl B. (-gb-)]

Falk B. schrieb:
> Keine Ahnung. Da ich diese Lösung sowieso nicht für sinnvoll halte,
> werde ich sie auch nicht prüfen.

Finde ich auch voll OK von Dir. Jedenfalls vielen Dank für Deine vielen 
Beiträge, ich werde ich melden wenn das Board da ist.
Und weil ich sowieso mehrere solche ADC Boards hier brauche, werde ich 
auch Deinen Schaltungsvorschlag umsetzen und das dann am Ende 
vergleichen.

[Terre (Gast)]

Gustl B. schrieb:
> Induktivitäten. Verlötet habe ich eine 100 nF

Aaah. Ein Spezialist. Wieviel Stromspannung fliesst dort?

[Gustl B. (-gb-)]

Terre schrieb:
> Aaah. Ein Spezialist. Wieviel Stromspannung fliesst dort?

Ja, richtig, ist ein Fehler, wurde ich oben schon drauf hingewiesen, 
vielen Dank für den konstruktiven Beitrag. Um Dir ebenfalls zu helfen 
weise ich darauf hin, dass man "fließt" mit "ß" schreibt.

[Achim S. (Gast)]

Gustl B. schrieb:
> Aber wird das so funktionieren oder sind da krasse Fehler
> drinnen?

Ich verstehe den Entwurf nicht ganz: ist der eingezeichnet Teiler (RS zu 
RTP und zu RG) der Teiler, auf den du den 12V-Puls loslässt? Oder planst 
du vor diesem Teiler deinen "eigentlichen" Teiler, der die 12V auf 2V 
runterteilt?

Ansonsten: wie oben schon mal erwähnt: wenn du etwas von deinem Signal 
abziehen willst (1,1V), dann müssen diese 1,1V stabil und niederohmig 
sein, weil jedes Gewackel an diesem Knoten direkt als Fehler in die 
Ausgangsspannung übergeht.

[Gustl B. (-gb-)]

Achim S. schrieb:
> Ich verstehe den Entwurf nicht ganz: ist der eingezeichnet Teiler (RS zu
> RTP und zu RG) der Teiler, auf den du den 12V-Puls loslässt? Oder planst
> du vor diesem Teiler deinen "eigentlichen" Teiler, der die 12V auf 2V
> runterteilt?

Nein. RS ist wie ich ds verstanden habe die Impedanz der Quelle.
Das 12V Signal geht auf einen Spannungsteiler 1,2k zu 240 Ohm, den ich 
wie hier 
http://electronics.stackexchange.com/questions/21017/how-to-convert-0-to-10v-analog-signal-to-0-to-2-5v-for-adc-input 
beschrieben berechnet habe, damit der eine Ausgangsimpedanz von 200 Ohm 
hat. Also zu dem passt was ich als Quellimpedanz in dem Berechnungstool 
für RS gewählt habe.

Achim S. schrieb:
> Ansonsten: wie oben schon mal erwähnt: wenn du etwas von deinem Signal
> abziehen willst (1,1V), dann müssen diese 1,1V stabil und niederohmig
> sein, weil jedes Gewackel an diesem Knoten direkt als Fehler in die
> Ausgangsspannung übergeht.

Dafür verwende ich den Ausgang eines LDOs den ich auf einen ebenfalls 
wie im obigen Link berechneten Spannungsteiler gebe. Da kommen die 3,3V 
auf einen 620 zu 300 Ohm Teiler. Der Ausgang von dem Teiler geht dann 
erst auf den Widerstand ohne Namen (in meiner Schaltung oben auch als 
Anhang R15). Aber da bin ich mir nicht sicher. Ich vermute die 200 steht 
da nur um zu zeigen, dass die Impedanz auch 200 Ohm seien sollte, ich 
kann und soll den Spannungsteiler als direkt an VinN anschließen. weil 
ich mich nicht auskenne hätte ich man den 200 Ohm mit eingabaut ins 
Layout aber dann mit einem 0 Ohm bestückt.

Macht es Sinn die abzuziehende Spannung wie auch die Versorgungsspannung 
für Buffer und ADC aus dem selber LDO zu holen? Ich dachte mir schon 
weil wenn es rauscht ist das auf allen gleich drauf.

[Achim S. (Gast)]

Gustl B. schrieb:
> Das 12V Signal geht auf einen Spannungsteiler 1,2k zu 240 Ohm,

ok, kommt hin. 10mA sind zwar nicht ganz wenig Strom, aber wie ich es 
verstehe sind die hochenergetischen 12V-Pulse ja nicht ständig da (im 
Mittel ist die Spannung viel kleiner), und deinen Pulsshaper zwingt das 
auch nicht in die Knie.

Gustl B. schrieb:
> Dafür verwende ich den Ausgang eines LDOs den ich auf einen ebenfalls
> wie im obigen Link berechneten Spannungsteiler gebe. Da kommen die 3,3V
> auf einen 620 zu 300 Ohm Teiler. Der Ausgang von dem Teiler geht dann
> erst auf den Widerstand ohne Namen (in meiner Schaltung oben auch als
> Anhang R15). Aber da bin ich mir nicht sicher. Ich vermute die 200 steht
> da nur um zu zeigen, dass die Impedanz auch 200 Ohm seien sollte, ich
> kann und soll den Spannungsteiler als direkt an VinN anschließen. weil
> ich mich nicht auskenne hätte ich man den 200 Ohm mit eingabaut ins
> Layout aber dann mit einem 0 Ohm bestückt.

Äh, habe ich jetzt nicht im Detail nachvollziehen können. Was ich 
verstanden habe ist, dass du einen LDO-Ausgang von deinem Signal 
abziehen willst, und davon würde ich dir abraten. LDOs sind dazu da, 
Versorgungsspannungen zu liefern. Wenn du etwas von deinem Signal 
abziehen willst, dann nutze z.B. den 1V Referenzausgang deines ADC, 
puffere ihn mit einem OPV und nimm das Subtraktionsspannung.

Gustl B. schrieb:
> Macht es Sinn die abzuziehende Spannung wie auch die Versorgungsspannung
> für Buffer und ADC aus dem selber LDO zu holen?

Es gibt zwar Messanordnungen wo das sinnvoll ist: ratiometrische 
Messungen, bei der sowohl die Empfindlichkeit des Eingangssignals als 
auch Vref aus der gleichen Quelle kommen. Dort kürzt sich dann eine 
Drift der Quelle raus.

Aber du hast hier keine ratiometrische Messung. Dein Eingangssignal 
wächst nicht proportional zu Vref, sondern du ziehst vom Eingangssignal 
einen Bruchteil von Vref ab. (wenn sich als die Spannung ändert 
verschiebt sich deine Nulllinie entsprechend). Deshalb würde ich auf ein 
stabiles Vref achten (am einfachsten abgeleitet aus dem Vref des ADC).

[Gustl B. (-gb-)]

Achim S. schrieb:
> ok, kommt hin. 10mA sind zwar nicht ganz wenig Strom, aber wie ich es
> verstehe sind die hochenergetischen 12V-Pulse ja nicht ständig da (im
> Mittel ist die Spannung viel kleiner), und deinen Pulsshaper zwingt das
> auch nicht in die Knie.

Genau, die meiste Zeit ist die Spannung ziemlich genau Null. Die Impulse 
sind sagen wir 10us lang und davon haben wir maximal 1000/s bei echt 
krass starken Proben, bei grob 90% der Proben sind das <10 Impulse/s und 
bei weiteren 9% der Proben <100 Impulse/s. Und selbst bei starken 
Proben, nur die energiereichen Zerfälle liefern dann eine Spannung von 
12V. Meistens liegt das deutlich drunter, die Spannung ist ja auch 
abhängig von der Zerfallsenergie. Das wäre vielleicht generell die 
schlauere Methode zu messen, man erkennt das Maximum eines Impulses und 
sampelt diese Spannung dann langsam aber mit einem viel höher 
auflösenden ADC.

Achim S. schrieb:
> dass du einen LDO-Ausgang von deinem Signal
> abziehen willst, und davon würde ich dir abraten.

Ich will ca. 1V davon abziehen. Gut, jetzt nehme ich dafür eine andere 
Spannungsquelle.

Achim S. schrieb:
> LDOs sind dazu da,
> Versorgungsspannungen zu liefern.

Ok, verstanden. Aber sollte man dann möglichst jeden Baustein von einem 
eigenen LDO versorgen oder mehrere an einen LDO anschließen? Ich würde 
das jetzt so aufteilen:

Buffer und ADC-AVDD,
ADC-DRVDD und
FPGA je an einen eigenen LDO.

[Achim S. (Gast)]

Gustl B. schrieb:
> Ok, verstanden. Aber sollte man dann möglichst jeden Baustein von einem
> eigenen LDO versorgen oder mehrere an einen LDO anschließen?

ich würde alles analoge an einen LDO hängen (also OPV, AVDD vom ADC) und 
alles digitale (FPGA und DRVDD) an einen anderen. Es schadet nicht, vor 
den LDOs die Versorgung jeweils etwas zu filtern. Aber wichtiger ist 
noch, die Bauteile (Stromschleifen) so anzuordnen, dass kein 
"Digital-Versorgungsstrom" über die Bereiche der Massefläche, in der die 
Analogteile liegen, zurückfließt.

[Falk B. (falk)]

@Gustl Buheitel (-gb-)

>Genau, die meiste Zeit ist die Spannung ziemlich genau Null. Die Impulse
>sind sagen wir 10us lang und davon haben wir maximal 1000/s bei echt
>krass starken Proben,

Soso. Welcher Hobbybastler untersucht so viele strahlende Proben und 
leistet sich dazu den Luxus eines nicht ganz billigen Impulsverstärkers? 
Der Rest wird sicher auch ne gute Stange Geld kosten.

Wenn da mal kein HiWi eines Instituts dahinter steckt, der sich nur als 
Hobbybastler tarnt, um nicht zuviel Kritik einstecken zu müssen . . .

[Gustl B. (-gb-)]

Also ich bin natürlich Student, sonst hätte ich die Zeit nicht, ich 
studiere sogar Physik und Mathe, aber für Lehramt Realschule und habe 
das erste Examen hier in Bayern.

Das mit der Radioaktivität ist die Firma meines Vaters. Der verwendet 
lauter alte Technik aus den sagen wir 80ern. Und zwar verwendet er auch 
ADCs aus den 80ern. Die haben dann die Daten an einen Vielkanaler 
gegeben und der hat das Spektrum aufgenommen. Das wurde auf Diskette 
geschrieben oder über RS232 an den PC übergelesen am Ende.
Jetzt mache ich seit einiger Zeit FPGA Zeug als Hobby (z. B. 
Beitrag "Tektronix TDS2XX VGA-Ausgang" und auch in meiner 
Zulassungsarbeit bei der Bildausgabe eines alten 
Rasterelektronenmikroskops 
http://nas.gus.tl/uni/zula/Zulassungsarbeit.pdf ), einfach weil ich 
Digitalschaltungen spannend finde. Und bisher habe ich schon die alten 
ADCs an den FPGA angeschlossen so dass die einzelnen Impulswerte direkt 
an den PC übertragen werden und auch mit Zeitstempel. Das ist ganz nett 
weil man so nicht nur ein Spektrum erhält, sondern viele Impulse mit 
deren Zeiten. Man muss also die Messung beim Probenwechsel nicht stoppen 
sondern kann später daraus einzelne Spektren aus unterschiedlichen 
Zeitbereichen rechnen. Das ist auch cool um zu sehen wie in einer Probe 
aus einem Isotop nach einer Zeit ein anderes anwächst, in einem 
einfachen Spektrum sieht man sowas nicht.

Mit ADC und analog habe ich eigentlich hiermit 
Beitrag "VGA FPGA Selbstbau-DSO" angefangen. Und dann eben 
auch mal das mit den alten ADCs hier verglichen. Das schnitt garnicht 
soooo schlecht ab, also hab ich da weitergemacht. Da kam dann sowas bei 
rum Beitrag "ADC Platine AD9235BRUZ-65" und jetzt eben dieser 
Thread hier, das ist schon besser wie die alten ADCs.

Tja ... also ich vertrage Kritik, ich will schließlich was lernen. Sonst 
hätte ich hier auch schon längst aufgegeben. Ich verstehe nicht alles, 
leider, das ist mir auch klar, aber ich habe zumindest den Willen dazu. 
Ich muss mich auch bei Dir bedanken für die endlose Geduld. Danke!

[Falk B. (falk)]

@  Gustl Buheitel (-gb-)

>Also ich bin natürlich Student, sonst hätte ich die Zeit nicht, ich
>studiere sogar Physik und Mathe, aber für Lehramt Realschule und habe
>das erste Examen hier in Bayern.

Aha, da kommen wir der Sache schon näher.

>aus einem Isotop nach einer Zeit ein anderes anwächst, in einem
>einfachen Spektrum sieht man sowas nicht.

Klingt spannend.

>Tja ... also ich vertrage Kritik, ich will schließlich was lernen. Sonst
>hätte ich hier auch schon längst aufgegeben. Ich verstehe nicht alles,
>leider, das ist mir auch klar, aber ich habe zumindest den Willen dazu.
>Ich muss mich auch bei Dir bedanken für die endlose Geduld. Danke!

Keine Ursache. Aber ab einem bestimten Punkt ist es schon recht wichtig 
zu wissen, welchen Hintergund der Fragesteller hat, damit die Diskussion 
nicht abdriftet und zu akademisch wird oder der Fragesteller gnadenlos 
überfordert wird.

[Gustl B. (-gb-)]

Überfordert fühle ich mich schon manchmal, aber das ist nicht unbedingt 
schlecht weil es einen eben zum Lernen zwingt. Das Problem ist eher die 
Zeit, das hier ist eben auch nur ein Hobby von mehreren und auch da gibt 
es gerade mehrere Baustellen ... aber wofür hat man denn Semesterferien 
:-)

@Achim:
Die 1V für den -VIN vom Buffer werde ich mit einem ADR510 herstellen. 
Also vom 3,3V LDO der den Analogteil speist über einen Widerstand in den 
ADR510.

[Simon K. (simon)]

Zeig doch noch mal dein Python Skript, das du bisher erfolglos verwendet 
hast. Die oben genannte FFT sind mit ein paar Zeilen erledigt.

[Gustl B. (-gb-)]

Also das funktioniert mittlerweile. Macht aus der 10MHz_siggen_8k.txt 
einen Plot wie im Anhang.

[Falk B. (falk)]

OK, ich wollte es mal wissen, wie schön man das hinkriegt. Siehe Anhang.

ADC-Symbol aufgeräumt
Eingangspuffer ergänzt
Bautauteile auf sinnvolle Gehäuse geändert
Schaltung gestrafft

[Gustl B. (-gb-)]

Wow, coool! Aber um einen Tag zu spät :-D Habe gestern eine Platine in 
zu PCB-POOL hochgeladen die sowohl die von Dir vorgeschlagene Schaltung, 
als auch eine mit Diff-Buffer enthält.

Was mir aber bei Deiner Schaltung auffällt: Es wird ein LDO vor Digital- 
und Analogteil verwendet. Ich habe jetzt zwei LDOs verbraten.
Dann hast Du zwar Kondensatoren an AVDD zu GND, aber hier 
http://www.analog.com/media/en/technical-documentation/data-sheets/AD9235.pdf 
auf Seite 21 werden beide AVDD-Eingänge getrennt gepuffert. Keine Ahnung 
ob das sinnvoll ist. (Ich hatte das auch im Datenblatt übersehen, jetzt 
nachträglich hab ich die Cs noch hingelötet aber am Spektrum hat sich 
nichts verändert.)

Was verwendest Du für eine Bead? Ich verwende jetzt eine 2,2uH Spule die 
für 300mA DC ausgelegt ist (100 mA braucht der ADC maximal AVDD). Und 
dann sind da ja polare Cs eingezeichnet auch im Datenblatt, kann man da 
gefahrlos Keramik Cs verwenden? Die gibt es ja auch schon bis 10uF in 
0805. Ich hab das jetzt so vorgesehen.

Und dann habe ich noch eine generelle Frage:
Also bei den Impulsen die ich bekomme ist die Fläche drunter, aber auch 
die Höhe (Maximum) proportional zur Zerfallsenergie. Ich habe mich 
entschieden die schnell oft abzutasten und die Samples dann 
aufzuaddieren um die Fläche zu erhalten. Wie ist das wenn ich jetzt 
viele 12 Bit Werte addiere, wird das Ergebnis dadurch genauer, also mehr 
als 12 Bit oder bleibt das gleich weil ich ja auch das Rauschen 
aufsummiere?
Und dann: Wäre es vielleicht besser wenn ich einen Peakdetektor baue und 
jeden Impuls nur einmal, dafür aber mit sagen wir 16 Bit abtaste?

Oh und noch eine Frage:
Wenn ich jetzt einen lagsamen ADC nehme mit z. B. 1 MSamples/s. Was sagt 
mir dann ein Sample aus? Ist das der Maximalwert von 1 us Signal oder 
ist das irgendein Wert den das Signal in der 10 u hatte? Sprich wenn ich 
einen 6 us langen Impuls mit einem 1 MSample ADC abtaste, kann ich dann 
sicher sein, dass eines dieser Samples die maximale Spannung des 
Impulses darstellt?

Edit:
Es juckt mich ja schon etwas dieses Layout auch fertigen zu lassen und 
da mal ein Spektrum zu messen ... also ich warte mal meine Platine ab 
und wenn die mich nicht überzeugt lass ich Deine bauen.

Vielen Dank!

[Falk B. (falk)]

@ Gustl Buheitel (-gb-)

>Wow, coool! Aber um einen Tag zu spät :-D

C'est la vie!

>Was mir aber bei Deiner Schaltung auffällt: Es wird ein LDO vor Digital-
>und Analogteil verwendet.

Das sollte reichen. Das wichtigste ist die HF-Filterung, das machen die 
vielen 100nF und die beiden Ferritperlen. So ein LDO kann bestenfalls 
bis 100kHz und etwas mehr als Filter wirken, spätestens ab 1 MHz ist der 
"durchsichtig".

> Ich habe jetzt zwei LDOs verbraten.

Ist OK.

>Dann hast Du zwar Kondensatoren an AVDD zu GND, aber hier
>http://www.analog.com/media/en/technical-documenta...
>auf Seite 21 werden beide AVDD-Eingänge getrennt gepuffert.

Ist für deine Anwendung ausreichend.

> Keine Ahnung
>ob das sinnvoll ist.

Eher akademisch. Genauso wie die Parallelschaltung von 1nF und 100nF, 
beides in 0603. Das ist in den allermeisten Fällen Unsinn. Die 100nF 
reichen.

>Was verwendest Du für eine Bead?

Ich würde eine nehmen, die irgendwas von 200-600 Ohm @ 100MHz hat.

> Ich verwende jetzt eine 2,2uH Spule die
>für 300mA DC ausgelegt ist

Eine Ferritperle ist KEINE normale Spule sondern ein verlustbehaftetes 
Bauteil, das bei hohen Frequenzen wie ein Widerstand wirkt.

> (100 mA braucht der ADC maximal AVDD). Und
>dann sind da ja polare Cs eingezeichnet auch im Datenblatt, kann man da
>gefahrlos Keramik Cs verwenden? Die gibt es ja auch schon bis 10uF in
>0805. Ich hab das jetzt so vorgesehen.

Würde ich nicht zwangsweise so machen. Denn erstens haben diese 
hochkapazitiven Cs das Problem, daß deren Kapazität bei steigender 
Spannung DEUTICH sinkt (so auf 50-10% der Nennkapazität bei 
Nennspannung!) und 2. daß sie auf grund des sehr niedrigen ESR in 
einigen Anwendungen eher Probleme machen als lösen. Meine Empfehlung. 
Bleib bei Tantal.

>die Höhe (Maximum) proportional zur Zerfallsenergie. Ich habe mich
>entschieden die schnell oft abzutasten und die Samples dann
>aufzuaddieren um die Fläche zu erhalten.

OK.

> Wie ist das wenn ich jetzt
>viele 12 Bit Werte addiere, wird das Ergebnis dadurch genauer,

Nö, du erhältst nur mehr Auflösung, siehe Auflösung und Genauigkeit 
und dein SNR verbessert sich (Signal to Noise Ratio).

>Und dann: Wäre es vielleicht besser wenn ich einen Peakdetektor baue und
>jeden Impuls nur einmal, dafür aber mit sagen wir 16 Bit abtaste?

Schwer zu sagen.

>Wenn ich jetzt einen lagsamen ADC nehme mit z. B. 1 MSamples/s. Was sagt
>mir dann ein Sample aus? Ist das der Maximalwert von 1 us Signal

Nein.

>oder
>ist das irgendein Wert den das Signal in der 10 u hatte?

Das schon eher. Kommt auf den ADC und dessen Sample & Hold Schaltung an.

> Sprich wenn ich
>einen 6 us langen Impuls mit einem 1 MSample ADC abtaste, kann ich dann
>sicher sein, dass eines dieser Samples die maximale Spannung des
>Impulses darstellt?

Nein. Dafür brauchst du einen analogen Spitzwertdetektor.

>Es juckt mich ja schon etwas dieses Layout auch fertigen zu lassen und
>da mal ein Spektrum zu messen ... also ich warte mal meine Platine ab
>und wenn die mich nicht überzeugt lass ich Deine bauen.

Klingt fair ;-)

[Gustl B. (-gb-)]

Danke für die ausführliche Antwort!

Falk B. schrieb:
> Eine Ferritperle ist KEINE normale Spule sondern ein verlustbehaftetes
> Bauteil, das bei hohen Frequenzen wie ein Widerstand wirkt.

Das ist doch bei jeder Spule so? Also 2*pi*f*L, jetzt mal meine 2,2uH 
und die 100 MHz einsetzen ergibt 1382,3 Ohm. Sprich das ist sogar ein 
größerer Widerstand wie bei der Perle. Was habe ich nicht verstanden?

Edit:
Jetzt kenne ich den Unterschied. Na gut, AVDD sind maximal 100 mA, mal 
gucken welche Bead das kann und hohen Widerstand bei hoher Frequenz 
bietet.

Wie ist die Angabe bei den Perlen zu verstehen, also z. B. 10 kOhm. Ist 
das immer bei 100 MHz oder ist das genormt?

Wieso empfiehlst Du 200-600 Ohm @ 100 MHz, wieso nicht mehr?

Ok die hier BLM31BE601SN1L hat 600 Ohm und kann 300 mA, die nehme ich, 
sollte auch auf die Pads von der Spule zu löten sein. In Deiner 
Schaltung hängt auch das FPGA an einer Bead, da muss ja doch vielleicht 
etwas mehr Strom durch. Kann man mit normalen Spulen gar nicht filtern? 
Ich hätte direkt an den Eingang also vor dem ersten LDO eine 22uH 2,5A 
eingebaut.
/Edit.

Falk B. schrieb:
> Meine Empfehlung.
> Bleib bei Tantal.

Verdammt. Naja ... hab die Keramik jetzt im Layout verwendet weil die 
kleiner sind. Aber gut, mal sehen ...

Falk B. schrieb:
> Nö, du erhältst nur mehr Auflösung, siehe Auflösung und Genauigkeit
> und dein SNR verbessert sich (Signal to Noise Ratio).

OK, Aber gut, besseres SNR ist auch was wert.

Zum Rest:
Gut, dann probiere ich das erstmal weiter mit dem schnellen ADC aus. Von 
LTC gibt es auch welche die 16 Bit Parallel ausgeben und schon auf 
kleinen Platinen sind mit DC bis 70 MHz Eingangsschaltung. 
Seltsamerweise ist da kein OPV oder so verbaut sondern nur der ADC.

Jetzt warte ich erstmal auf die Platine und teste die. Und dazu ... 
brauche ich eine genaue Quelle mit möglichst 12V. Mal gucken ob die Uni 
sowas hat.

Mit dem FFT habe ich auch weitergespielt, und zwar so, dass der FPGA 
immer 8k Werte aufnimmt, über UART zum PC schickt, der plottet und das 
eben dauerhaft.
Was ich beobachten konnte ist, dass wenn ich das Analogsignal mit dem 
Offset-Poti nach oben schiebe, also die Werte die der ADC liefert größer 
werden, dann geht das Rauschen im FFT nach unten. Ist ja auch klar im 
Verhältnis zu einem großen Wert macht das Rauschen um einen kleinen Wert 
weniger aus wie wenn der Wert sowieso schon klein ist. Aber was dagt die 
FFT dann überhaupt aus? Der wird ja nie die Auflösung vom ADC 
mitgeteilt, sprich das kann nicht wissen wie groß die Werte werden 
könnten. Addiere ich also zu jedem Samplewert noch einen großen Ofset 
dazu hab ich wenig Rauschen? Wie misst man es so, dass ein Wert von z. 
B. -100 dB tatsächlich aussagekräftig ist?

[Falk B. (falk)]

@Gustl Buheitel (-gb-)

>> Eine Ferritperle ist KEINE normale Spule sondern ein verlustbehaftetes
>> Bauteil, das bei hohen Frequenzen wie ein Widerstand wirkt.

>Das ist doch bei jeder Spule so?

Nein.

> Also 2*pi*f*L, jetzt mal meine 2,2uH
>und die 100 MHz einsetzen ergibt 1382,3 Ohm. Sprich das ist sogar ein
>größerer Widerstand wie bei der Perle. Was habe ich nicht verstanden?

Eine Spule wirkt bis zu ihrer Resonanzfrequenz induktiv, eine 
Ferritperle ist bei relativ hohen Frequenzen ein ohmscher Widerstand.

>Wie ist die Angabe bei den Perlen zu verstehen, also z. B. 10 kOhm.

Soclhe kenne ich nicht. Die meisten gehen nur bis knapp 1kOhm, was aber 
bei den Frequenzen schon sehr viel ist.

> Ist das immer bei 100 MHz oder ist das genormt?

Nein.

>Wieso empfiehlst Du 200-600 Ohm @ 100 MHz, wieso nicht mehr?

Bauchgefühl. Mehr ist nicht immer sinnvoll und besser. Außerdem gibt es 
nach oben nicht mehr viele Bauteile.

>Ok die hier BLM31BE601SN1L hat 600 Ohm und kann 300 mA, die nehme ich,
>sollte auch auf die Pads von der Spule zu löten sein. In Deiner
>Schaltung hängt auch das FPGA an einer Bead, da muss ja doch vielleicht
>etwas mehr Strom durch.

???
Ich dachte, dort hängt maximal eine IO-Bank des FPGAs dran und das hat 
seine eigene Stromversorgung.

> Kann man mit normalen Spulen gar nicht filtern?

Natrlich kann man mit normalen Spulen filtern, aber sie sind nicht in 
jeder Situation optimal.

>Ich hätte direkt an den Eingang also vor dem ersten LDO eine 22uH 2,5A
>eingebaut.

Warum so ein Monsterteil? Was zieht bei dir 2,5A?

>Verdammt. Naja ... hab die Keramik jetzt im Layout verwendet weil die
>kleiner sind. Aber gut, mal sehen ...

Probier's aus.

[Gustl B. (-gb-)]

Auf den beiden zweireihigen Headern steckt ein FPGA Modul das über die 
Header versorgt wird. Das hat keine sonstige Versorgung. Bei den 50 Pins 
sind da immer die
1 und 2 und 49 und 50 Masse.
5 und 6 und 45 und 46 sind 3.3V. Die sind im Modul verbunden so dass man 
die Versorgung nur mit einem davon verbinden muss. Klar das braucht 
keine 2.5A und hängt ja auch am einem AMS1117 der maximal 1A liefert. 
Aber da ein A und dann noch etwas Strom zum ADC und auf meiner neuen 
Platine sind dann noch LEDs und ein UART drauf, da hab ich lieber ne 
dicke Spule genommen. Und auch einen anderen LDO der mehr Strom kann. 
Das dickste passende FPGA Modul braucht da schon was.

[Gustl B. (-gb-)]

So, also ich hab jetzt zwar noch keinen OPV rangelötet, das wird auch 
noch etwas dauern weil einige Teile von Conrad in ca. 8 Wochen 
nachgeliefert werden ...
Aber ich habe jetzt mal noch die 22 Ohm und die 15 pF reingelötet (ein 
Glück hatte ich keinen Lötstopplack) in den Eingang, einen 22 Ohm in die 
Clock-Leitung und eine 1 KOhm Perle in den AVDD-Pfad (hab die vorher 
getestet dass die auch dauerhaft >100 mA aushält). Im Anhang jeweils ein 
Plot von den Rohdaten die vom ADC kommen, also wie ein Oszibild, und 
dann das FFT dazu. Ich finde das hat sich leicht gebessert.

[Gustl B. (-gb-)]

So, jetzt mit OPV. Ohne Spannungsteiler weil ich keine Signalquele mit 
12V habe. Ich hab also direkt an den Eingang den Siggen vom Oszi 
angeschlossen und da 0,8Vpp eingestellt.
Tja ... also das Rauschen hat sich etwas verbessert (wobei ich jetzt 
immer 64k Samples sammele, vielleicht liegt das auch daran dass die FFT 
mehr Punkte hat).
Seltsam ist aber, dass das Sinussignal am Eingang zu einem Dreieck wird 
wenn die Frequenz hoch geht. so ab 300 kHz kann man sehen dass es eben 
kein Sinus mehr ist und bei 500 kHz ist das schon sehr deutlich. Im FFT 
sind dann natürlich krass viele Oberwellen.
Wieso ist das so? Liegt das am AD8515 oder habe ich was falsch gemacht?
Habe V- auf GND gelegt, V+ auf 3,3V und einen 100nF daneben nach GND, 
Out geht auf +IN vom ADC und auf -IN vom OPV.
Ohne OPV war das irgendwie besser :-)

Edit:
Auch sehr deutlich ist, dass die Amplitude stark frequenzabhängig ist, 
also so als wäre der OPV an Tiefpass. Ja der hat nur 5 MHz Bandbreite, 
aber schon bei 1MHz ist die Amplitude deutlich kleiner.

[Falk B. (falk)]

@Gustl Buheitel (-gb-)

>So, jetzt mit OPV. Ohne Spannungsteiler weil ich keine Signalquele mit
>12V habe. Ich hab also direkt an den Eingang den Siggen vom Oszi
>angeschlossen und da 0,8Vpp eingestellt.

Das entscheidende Bild fehlt aber. Die FFT mit Signal!

>Seltsam ist aber, dass das Sinussignal am Eingang zu einem Dreieck wird
>wenn die Frequenz hoch geht. so ab 300 kHz kann man sehen dass es eben
>kein Sinus mehr ist und bei 500 kHz ist das schon sehr deutlich. Im FFT
>sind dann natürlich krass viele Oberwellen.

Dann hast du ein Problem mit dem Puffer-OPV ;-)

>Wieso ist das so? Liegt das am AD8515 oder habe ich was falsch gemacht?
>Habe V- auf GND gelegt, V+ auf 3,3V und einen 100nF daneben nach GND,
>Out geht auf +IN vom ADC und auf -IN vom OPV.

Erspar uns die Lyrik und zeig uns einen Schaltplan.

>also so als wäre der OPV an Tiefpass. Ja der hat nur 5 MHz Bandbreite,
>aber schon bei 1MHz ist die Amplitude deutlich kleiner.

Dann ist was faul.

[Falk B. (falk)]

Hmm, der AD8515 hat nur eine Slew Rate von 2,7V/us, möglicherweise ist 
er hier schon im Großsignalbereich in der Begrenzung. Teste mal mit 
100mV Amplitude.

[Falk B. (falk)]

Oder hast du aus Versehen bei dem RC-Filter von 22R/15pf 15nF erwischt? 
Denn 22R/15nF sind ~480kHz Bandbreite, das würde die Effekte erklären 
;-)

Allerdings macht ein RC-Tiefpass nicht aus einem Sinus ein Dreieck, der 
würde nur die Amplitude vermindern. Also scheint es eher doch ein 
OPV-Problem zu sein.

[Gustl B. (-gb-)]

Also Schaltplan habe ich keinen, hab dazu jetzt auch keine Platine 
fertigen lassen, das würde dauern. Hab den OPV so beschalten wie in 
Deiner Schaltung, aber wie schon geschrieben ohne Spannungsteiler am 
Eingang, also direkt das Oszi an den Eingang.
Die FFT hatte ich nicht angehangen weil eigentlich klar ist wie die 
aussieht wenn schon der Signalverlauf kein Sinus ist. Aber gut, jetzt 
auch die FFT zum 1MHz aus obigem Post und auch Signal und FFTs mit 
100mV. Ich will natürlich mehr als 100mV und auch keine so krassen 
Oberwellen. So langsam zweifel ich daran, dass ich bei einer Quelle mit 
niedriger Impedanz überhaupt einen OPV brauche. Dieses Modell scheint 
mir jetzt zumindest ungeeignet.

Edit1:
Ne ich hatte extra 15pF bestellt. Die hatte ich ja schon in meinem 
obigen Post ohne OPV dran und die 10 MHz sind einigermaßen 
durchgekommen. Heute habe ich nur den OPV dazugelötet und einen 100 nF 
von dessen V+ 3,3V zu GND.
Edit2:
Der AD8615 - AD8618 hat das gleiche Package, ist also pinkompatibel, hat 
größer 20MHz Bandbreite und 12V/µs. Den werde ich mal ausprobieren.

[Gustl B. (-gb-)]

Nope, auch mit dem AD8615 wird es nicht viel besser. Immer noch deutlich 
Obertöne die ohne ihn nicht da sind. Erst deutich unter 1 MHz bei 1 V 
p-p oder niedriger Spannung (20 mV p-p) bei 1 MHz werden die sehr klein, 
bleiben aber leicht über dem Rauschen.
Als letztes werde ich noch den ADA4805 testen, den gibt es auch im 
SOT-23, aber leider nicht bei Conrad, dauert also etwas länger.

[Friedrich (Gast)]

Obacht bei den Signalen zum ADC charakterisieren aus dem WaveGen vom 
Oszi.
Laut Datenblatt 
(http://literature.cdn.keysight.com/litweb/pdf/5990-6618EN.pdf?id=2002854) 
Seite 18, dürfen die nächsten Störer/Oberwellen neben dem Sinus bei -40 
dBc (c für Carrier) auftauchen.

Der von Antti empfohlene HS14 von Euroquarz liegt bei < -30 dBc, ist 
also auch nicht so die Wucht.

Mit sowas hier: http://www.thinksrs.com/products/DS360.htm
kommt man bis weit unterhalb -100 dBc, allerdings nur bis 200 kHz.

Bei der beheizten 10 MHz-Referenz 
(http://www.thinksrs.com/downloads/PDFs/Catalog/SC10c.pdf) gibt das 
Datenblatt < -60 dBc an.

Wer was besseres kennt, darf das gerne kund tun. Ich würde auch gerne 
wissen, wie gut ein paar high-speed-Digitizer tatsächlich sind...



Und für die FFT-Darstellung in Python gibt es eine fertige Funktion:
matplotlib.pyplot.psd

Hier ein Anwendungsbeispiel:
http://matplotlib.org/examples/pylab_examples/psd_demo.html

[Gustl B. (-gb-)]

Hallo, vielen Dank!

Das mit dem FFT-geplotte habe ich schon gelöst, das geht jetzt auch live 
und schick.

Hier im Thread wurde noch das TSW2110EVM 
http://www.ti.com/tool/tsw2110evm empfohlen, das ist jetzt nicht krass 
teuer, ist sowas geeignet? Bin kurz davor das zu kaufen weil ich eben 
auch den Siggen im Oszi für ungeeignet halte. Ich werde aber die Woche 
auch mal in der Uni gucken ob die da was schickes haben.

[Friedrich (Gast)]

Gustl B. schrieb:
> Hier im Thread wurde noch das TSW2110EVM
> http://www.ti.com/tool/tsw2110evm empfohlen, das ist jetzt nicht krass
> teuer, ist sowas geeignet?
Hmm ich habe mir das vorhin auch angeschaut, aber kein richtiges 
Datenblatt gefunden.
In der Webseitenbeschreibung steht was von -80 dBc, aber nur für die 
harmonischen. Was ist mit den anderen Störern?
Wenn TI das selber auch nimmt um die eignen ADCs zu charakterisieren 
wird es brauchbar sein.
Aber ohne Gehäuse macht Dir doch schon der kleinste Luftzug die Frequenz 
kaputt...

[Gustl B. (-gb-)]

Ja, naja. Für mich sind wohl eher die 10 MHz zu hoch. Mit einem OPV wie 
dem ADA4805 der auf die Platine passt bekomme ich keine 10 MHz bei 2 V 
p-p durch. Vielleicht durch den diff-Buffer. Oder eben direkt ohne OPV.

Statt Spannungsteiler kann man doch auch Abschwächer/Dämpfungsglieder 
verwenden? Wenn die für 50 Ohm ausgelegt sind sollte eigentlich alles 
passen, ich werde mir da mal ein Sortiment zulegen von -3 bis -20 dB.

[Gustl B. (-gb-)]

So, neues PCB ist da, habe es gerade soweit ich die Bauteile habe 
bestückt.
Der OPV ADA4805 habe ich noch nicht. Dafür habe ich aber einen AD8138 
Diff-Buffer. Als Quelle habe ich weiterhin leider nur den Oszi-Siggen.

Getestet habe ich einmal direkt mit Siggen an ADC-Eingang und Siggen 
über den Buffer auf den ADC und beides sieht aus wie bei der alten 
Platine. Ich vermute also die Quelle ist nicht so sonderlich.

Dann habe ich mal als Taktgeber für den ADC statt der 65 MHz aus der 
FPGA-PLL einen extern aufgelöteten 50 MHz Oszillator (so ein 
Standardteil mit 50ppm Frequenzstabilität) verwendet. Die Bilder zeigen 
da jeweils das Spektrum. Am Eingang war ein 50 Ohm Widerstand.

Für mich sieht das identisch aus. Ich werde also in Zukunft wieder die 
FPGA PLL/MMCM verwenden.

Ich warte jetzt mal auf die saubere 10 MHz Quelle.

[Achim S. (Gast)]

Gustl B. schrieb:
> Dann habe ich mal als Taktgeber für den ADC statt der 65 MHz aus der
> FPGA-PLL einen extern aufgelöteten 50 MHz Oszillator (so ein
> Standardteil mit 50ppm Frequenzstabilität) verwendet. Die Bilder zeigen
> da jeweils das Spektrum. Am Eingang war ein 50 Ohm Widerstand.

Wenn am Eingang kein Signal anliegt, dann wirkt sich der Takt-Jitter 
auch nicht auf das Rauschen aus. Der Jitter beim Abtasten wirkt sich um 
so stärker aus, je größer das du/dt des Eingangssignals ist (also je 
schneller die  Spannungsänderungen). Wenn du z.B. 50ps "zu spät" 
abtastest bekommst du einen Spannungsfehler von 50ps*du/dt.

Wenn das Signal am Eingang konstant ist (oder das weiße Rauschen eines 
50Ohm Widerstands), dann wirkt sich der Jitter überhaupt nicht aus. Ob 
du die konstante Spannung (du/dt=0) 50ps früher oder später abtastest: 
du bekommst jedesmal die gleiche Spannung. Und für Widerstandsrauschen 
am Eingang gilt ähnlich: du bekommst bei verjittertem Abtasten zwar 
andere Spannungswerte, aber das selbe Rauschen.

[Gustl B. (-gb-)]

Vielen Dank, wieder was gelernt, hatte mich schon gefragt wieso der 
Jitter das Rauschen verstärkt. Ich teste das nochmal wenn die saubere 
Quelle da ist.

[Achim S. (Gast)]

Gustl B. schrieb:
> Ich teste das nochmal wenn die saubere
> Quelle da ist.

Wenn du den Effekt mit einer sauberen Sinusquelle untersuchst, erkennst 
du die Auswirkung der CLK-Jitters nicht unbedingt am Noise-Floor. Durch 
die "Modulation" des Abtastzeitpunkts kann das Spektrum deines Signals 
so aussehen, als sei der Sinus selbst moduliert...

http://www.edn.com/design/analog/4328797/Understand-the-effects-of-clock-jitter-and-phase-noise-on-sampled-systems

[Gustl B. (-gb-)]

Ui cool, Danke! Auch wieder einleuchtend irgendwie ...

Wie definiert man eigentlich, wann das Ergebnis gut genug ist? Also für 
meinen Anwendungsfall hat mir das ja schon zu Beginn gereicht. Irgendwo 
muss man doch aufhören oder mal was ganz anderes versuchen. Ich könnte 
z. B. einen ADC mit mehr Bits verwenden oder wie weiter oben schon 
geschrieben von den Impulsen die ich messe mit einer Peak-Detekt 
Schaltung die Maximalspannung festhalten und dann nur einmal aber mit 
viel mehr Bits samplen. Welche Methode wie gut ist kann ich nicht 
wirklich sagen.

Bestellt habe ich mir auch mal ein Modul mit einem ADC von LTC. Ein 
DC919A-I (14 Bit 65 MSps). Das werde ich auch auf jeden Fall testen, bin 
aber auch noch auf der Suche nach einem Oszillator mit wenig Jitter im 
5mm x 7mm Gehäuse. Und dann werde ich dafür wieder eine Platine fertigen 
lassen (Trenz-Artix-Modul + VGA + USB + Spannungsversorgung + 
Steckverbinder zum DC919A).

[Achim S. (Gast)]

Gustl B. schrieb:
> Wie definiert man eigentlich, wann das Ergebnis gut genug ist? Also für
> meinen Anwendungsfall hat mir das ja schon zu Beginn gereicht.

Na ja, dann war es in dem Fall von Anfang an gut genug.

Aber als du dann hier im Forum gesagt hast

Gustl B. schrieb:
> Für Kritik und Anregungen bin ich dankbar!

hast du damit den "Teufelskreis" gestartet, wie weit sich die Sache noch 
verbessern lässt. Der hört auf, wenn dir die Lust am Weitermachen 
ausgeht ;-)

[Gustl B. (-gb-)]

Ich mache das hauptsächlich weil ich etwas lernen will. Und da war jetzt 
auch schon einiges dabei. Ich hab zwar auch bei der Platine wieder 
Anfängerfehler gemacht (kein Lötstopp über VIAs) aber ... es geht 
bergauf.

[Falk B. (falk)]

@Gustl Buheitel (-gb-)

>Vielen Dank, wieder was gelernt, hatte mich schon gefragt wieso der
>Jitter das Rauschen verstärkt.

Und hoffentlich auch, daß du mit diesem Amateurniveau in einer echten 
Entwicklungsabteilung keine Chancen hast. Dir fehlen massiv Grundlagen. 
Von wenigen, autodidaktischen Talenten mal abgesehen lernt man sowas nur 
an der Uni oder FH. Ein bisschen mit Eagle rummalen und ein paar ICs 
auflöten hat wenig mit Entwicklung zu tun.

Beitrag "Wo lerne speziellere Kenntnisse?"

[T.U.Darmstadt (Gast)]

@gustl:

Ich fürchte, dass 1us Abtastrate ein wenig knapp sein könnte, um 
Verfallsprozesse zu messen. Da muss dann richtig Analogelektronik davor, 
die den Effekt puffert! Wir messen z.B. mit ns-Detektoren!

Andere Frage:

Was ist das denn eigentlich  für ein tool:
Beitrag "Re: ADC Board für Trenz Electronic FPGA Modul"

[Falk B. (falk)]

@Thomas Ulrich (Firma: TU Systementwicklung) (thomasu)

>Ich fürchte, dass 1us Abtastrate ein wenig knapp sein könnte,

1us ist eine Zeit, keine Rate oder Frequenz. Außerdem misst der OP mit 
65 Msmps.

[Gustl B. (-gb-)]

Also ... wir haben hier alte ADCs extra für diesen Anwendungsbereich die 
jeden Impuls nur einmal sampeln. Also bei einer schwachen Probe mit 1 
Impuls/Sekunde ist das dann 1 Sample je Sekunde. Das funktioniert seit 
Jahren und liefert gute Ergebnisse. Ja ich könnte so ein Teil 1:1 
nachbauen, aber ich habe keinen Schaltplan, viele der ICs sind nicht 
mehr zu beschaffen und die Geräte sind vollgestopft mit Elektronik. 
Nachbauen wäre sehr schwer. Also habe ich geguckt wie heutzutage so 
Impulse vermessen werden und einige Firmen die so Geräte bauen verwenden 
auch schnell sampelnde ADCs. Das hab ich dann auch gemacht und es 
funktioniert.

@Thomas Ulrich:
Das Tool ist der Diff-Amp Calculator von Analog Devices. Hatte ich 
verlinkt.

@Falk Brunner:
Das war eben die Frage in dem anderen Thread und die wurde leider nicht 
so klar beantwortet. Du schreibst jetzt sowas lernt man nur an Uni oder 
FH, im anderen Thread klang das eher so als würde man das erst im Beruf 
und durch Fortbildungen lernen.
Mir ist bewusst, dass ich Amateur bin, ist ja auch nur ein Hobby. Ich 
mache seit wenigen Monaten erstmals was mit Analogzeug. Was mich aber 
generell zu der Überlegung Hobby zu Beruf machen bewogen hat war, dass 
ich einige E-Techniker kenne in meinem Alter und die auch nicht viel 
mehr drauf haben. In manchen Bereichen (FPGA) sogar viel weniger. Ich 
würde auch nicht Platinen entwickeln wollen.

[Falk B. (falk)]

@Gustl Buheitel (-gb-)

>Also ... wir haben hier alte ADCs extra für diesen Anwendungsbereich die
>jeden Impuls nur einmal sampeln. Also bei einer schwachen Probe mit 1
>Impuls/Sekunde ist das dann 1 Sample je Sekunde. Das funktioniert seit
>Jahren und liefert gute Ergebnisse.

Das geht aber nur, wenn davor ein Spitzenwertdetektor klemmt, der das 
Maximum speichert. Oder ein Integrator, je nachdem, welcher Parameter 
des Pulses nun wichtig ist. Und dann muss der ADC über den Puls 
getriggert werden.

>Das war eben die Frage in dem anderen Thread und die wurde leider nicht
>so klar beantwortet. Du schreibst jetzt sowas lernt man nur an Uni oder
>FH,

Ist auch so, denn das sind theoretische, bisweilen auch etwas trockene 
Grundlagen.

> im anderen Thread klang das eher so als würde man das erst im Beruf
>und durch Fortbildungen lernen.

Nicht unbedingt. Kommt aber auch auf den Studiengang an.

>Mir ist bewusst, dass ich Amateur bin, ist ja auch nur ein Hobby. Ich
>mache seit wenigen Monaten erstmals was mit Analogzeug. Was mich aber
>generell zu der Überlegung Hobby zu Beruf machen bewogen hat war, dass
>ich einige E-Techniker kenne in meinem Alter und die auch nicht viel
>mehr drauf haben.

Sollte man sich DARAN orientieren?

> In manchen Bereichen (FPGA) sogar viel weniger. Ich
>würde auch nicht Platinen entwickeln wollen.

Was dann?

Mit FPGAs machen heute schon Schüler rum, was prinziell gut ist. Aber 
zwischen bischen Rumspielen und Frickeln und professionell FPGAs 
entwicklen liegt schon ein "kleiner" Unterschied. Selbst bei den 
bezahlten Profis gibt es da verdammt viele mit verdammt ungesundem 
Halbwissen, die das nur als Quereinsteiger mit oft zu wenig 
Hintergrundwissen machen.

[Gustl B. (-gb-)]

Falk B. schrieb:
> Das geht aber nur, wenn davor ein Spitzenwertdetektor klemmt, der das
> Maximum speichert. Oder ein Integrator, je nachdem, welcher Parameter
> des Pulses nun wichtig ist. Und dann muss der ADC über den Puls
> getriggert werden.

Richtig. Das sind NIM Einschübe mit relativ viel Digital und 
Analogelektronik. Habe da leider keinen Schaltplan, aber ... wenn man 
das so machen würde würde man heute sowieso andere Hardware nehmen. 
Einen Spitzenwertdetektor bauen und einen hochauflösenden ADC nehmen. 
Ist auch alles keine schwarze Magie. Aber weil eben Firmen die sowas 
heute bauen auch schnell sampelnde ADCs verwenden, wollte ich das aben 
auch so machen.
Hier das erwendet mehrere 125 MSps 16 Bit ADCs 
https://www.fastcomtec.com/?id=147
Und hier solche Teile die für jeden Impuls einen Wert ausgeben baut man 
heute mit Wilkinson ADCs 
https://www.fastcomtec.com/products/nim/analog-digital-converter-7070 .
Meine 12 Bit 65 MSps sind schon leicht besser wie das was die alten ADCs 
liefern (einen Wert je Impuls).

Falk B. schrieb:
> Sollte man sich DARAN orientieren?

Nein, natürlich nicht. Aber ich meine, wenn man sich mal umguckt und 
sieht was für Leute da unterwegs sind und trotz wenig Ahnung einen gut 
bezahlten Beruf haben, dann sieht das halt doch so aus als könnte man 
schon als Quereinsteiger da einen Job bekommen. DU bist vermutlich (wie 
einige andere hier auch) Vollprofi, hat viel Berufserfahrung und so Jobs 
wie Du sie bekommt bekommt jemand wie ich natürich nicht, das ist mir 
klar. Wenn ich mir die Leute angucke die von der Uni kommen oder auch 
bei uns in der Uni oder hier im Forum wenn Leute von Unis da kompletten 
Unsinn produzieren, dann sind das eben nicht alles Experten. Ich würde 
sogar soweit gehen zu sagen, dass ein eher großer Teil keine Experten 
sind. Und die bekommen doch auch alle Jobs.

Falk B. schrieb:
> Aber
> zwischen bischen Rumspielen und Frickeln und professionell FPGAs
> entwicklen liegt schon ein "kleiner" Unterschied. Selbst bei den
> bezahlten Profis gibt es da verdammt viele mit verdammt ungesundem
> Halbwissen, die das nur als Quereinsteiger mit oft zu wenig
> Hintergrundwissen machen.

Wo ist denn der Unterschied? Ich mache jetzt an der Uni bezahlt zum 
zweiten Mal ein FPGA Projekt und selber privat mache ich da auch viel. 
Ich betrachte mich da als Fortgeschrittener. Und Du hast es gerade 
geschrieben:
> Selbst bei den bezahlten Profis gibt es da verdammt
> viele mit verdammt ungesundem Halbwissen,[...].
Und die werden auch bezahlt. Es gibt halt vermutlich einige Formen die 
einfach irgendwo eine Schaltung brauchen die es so nicht fertig gibt. 
oft nix irre kompliziertes, aber eben etwas für das FPGAs prima geeignet 
sind.

In meinem jetzigen Uni-Projekt haben wir (wie auch schon im alten 
Uni-Projekt) ein Elektronenmikroskop das irre teuer ist, aber eben schon 
ein paar Jahre alt. Der Hersteller rückt nix raus und wir wollen Bilder 
erfassen mit zusätzlichen Detektoren. Also ist meine Aufgabe da von der 
Originalhardware die die horizintale und vertikale Ablenkspannung (das 
rastert über die Probe) generiert die Position des Elektronenstrahls 
auszulesen, also x und y Position, zwei 11 Bit Werte und die zusammen 
mit 8 16 Bit ADC-Werten zum PC zu schicken. Sowas gibt es schlicht nicht 
käuflich. uCs sind zu langsam und die Elektronikwerkstatt an der Uni hat 
noch nie was mit FPGA gemacht. Die Anforderungen an das PCB sind auch 
eher gering weil ist alles digital. Dafür braucht es keinen FPGA Profi 
der schonmal seinen eigenen DDR-Controller geschrieben hat, sowas kann 
ich auch als Amateur.

[Falk B. (falk)]

@  Gustl Buheitel (-gb-)

>Unsinn produzieren, dann sind das eben nicht alles Experten. Ich würde
>sogar soweit gehen zu sagen, dass ein eher großer Teil keine Experten
>sind. Und die bekommen doch auch alle Jobs.

Gott sei Dank ;-)

>> Aber
>> zwischen bischen Rumspielen und Frickeln und professionell FPGAs
>> entwicklen liegt schon ein "kleiner" Unterschied. Selbst bei den
>> bezahlten Profis gibt es da verdammt viele mit verdammt ungesundem
>> Halbwissen, die das nur als Quereinsteiger mit oft zu wenig
>> Hintergrundwissen machen.

>Wo ist denn der Unterschied?

Muss ich das WIRKLICH erklären?
Ein Profi arbeitet im Normalfall professionell, d.h. er denkt VORHER 
nach, plant und dokumentiert VORHER und macht sich danach an die 
Umsetzung. Im Bastlerbereich läuft das geringfügig anders. Mal ganz 
davon abgesehen, daß Profis von der Komplexität und Performance in einer 
anderen Liga spielen. Ausnahmen bestätigen die Regel ;-)

> Ich mache jetzt an der Uni bezahlt zum
>zweiten Mal ein FPGA Projekt und selber privat mache ich da auch viel.
>Ich betrachte mich da als Fortgeschrittener.

Kann sein.

>> Selbst bei den bezahlten Profis gibt es da verdammt
>> viele mit verdammt ungesundem Halbwissen,[...].

>Und die werden auch bezahlt.

Sicher. So wie es Hobbyköche gibt, die viele bezahlte Köche in 08/15 
Kneipen locker in die Tasche stecken.

> Es gibt halt vermutlich einige Formen die
>einfach irgendwo eine Schaltung brauchen die es so nicht fertig gibt.
>oft nix irre kompliziertes, aber eben etwas für das FPGAs prima geeignet
>sind.

Genau.

>mit 8 16 Bit ADC-Werten zum PC zu schicken. Sowas gibt es schlicht nicht
>käuflich. uCs sind zu langsam

Wirklich? Wie schnell sol das denn gehen?

>und die Elektronikwerkstatt an der Uni hat
>noch nie was mit FPGA gemacht. Die Anforderungen an das PCB sind auch
>eher gering weil ist alles digital. Dafür braucht es keinen FPGA Profi
>der schonmal seinen eigenen DDR-Controller geschrieben hat, sowas kann
>ich auch als Amateur.

Umso besser. Ich will ja auch nicht FPGAs ausschließlich den Vollprofis 
vorbehalten, auch dort kann und MUSS es Abstufungen geben, vom Bastler 
bis zum FPGA-Gott ;-)

[Gustl B. (-gb-)]

Falk B. schrieb:
> Muss ich das WIRKLICH erklären?
> Ein Profi arbeitet im Normalfall professionell, d.h. er denkt VORHER
> nach, plant und dokumentiert VORHER und macht sich danach an die
> Umsetzung. Im Bastlerbereich läuft das geringfügig anders. Mal ganz
> davon abgesehen, daß Profis von der Komplexität und Performance in einer
> anderen Liga spielen. Ausnahmen bestätigen die Regel ;-)

Ja. Und wenn ein Profi in einer Firma ein kleines langsames Design 
macht, ist das dann kein Profi mehr nur weil das Design auch ein Amateur 
hätte machen können?
Hier bei mainen Hobbyprojekten ist mir die Doku ziemlich egal, das sieht 
bei den Uniprojekten anders aus, da wird auch besser geplant. Aber egal, 
auch hier hatte ich wohl gut genug geplant, denn meine erste mit Eagle 
entworfene Platine hat gleich funktioniert und ist für das was ich 
wollte gut genug. Da sind zwar viele Dinge die man hätte besser machen 
können, ja, aber es funktioniert.

Falk B. schrieb:
> Wirklich? Wie schnell sol das denn gehen?

Das TEM (Transmissionselektronenmikroskop) kann relativ schnell über die 
Probe scannen. Sinnvolle Messungen beginnen so bei 1 us/Pixel. Also 1 
MSps. Dann 11 Bit x und 11 Bit y Position und die Werte der 8 16 Bit 
ADCs machen schon so um die 20 MBytes/s. Vielleicht sind uCs sogar 
schnell genug, aber ich generiere die x und y position eben nicht 
selber, sondern das macht vorhandene Hardware, ich kann nur die Daten 
auf einem Steckverbinder abgreifen. Da gehen die Signale zu DACs mit 
Clock und eben die Daten. Das werde ich mit dem FPGA angucken und eben, 
wie bisher die DACs (die machen das auch weiterhin), zur steigenden 
Flanke von der Clock die Daten übernehmen. Das sind viele IOs (20) und 
die haben viele uCs nicht. Und uCs können halt nicht so viel 
gleichzeitig.
Da ich auch ein Livebild anzeigen soll muss ich Pixelwerte speichern 
(nicht die vollen ADC Werte sondern deutlich weniger Bits) da eine Farbe 
ausrechnen (die 8 ADCs bestimmen die Position auf einem Farbrad, die 
Farbe eines Pixels soll später mal zeigen in welche Richtung der 
Elektronenstrahl durch die Probe abgelenkt wurde) und über VGA ausgeben.

Falk B. schrieb:
> Umso besser. Ich will ja auch nicht FPGAs ausschließlich den Vollprofis
> vorbehalten, auch dort kann und MUSS es Abstufungen geben, vom Bastler
> bis zum FPGA-Gott ;-)

So sehe ich das auch. Und dann vermute ich eben, dass manche Firmen eben 
keine Götter brauchen sondern nur kleineres Zeug bauen. Oder dass ich in 
einer Firma klein anfange und da noch viel dazulerne bis ich auch in 
anderen Firmen eine Chance habe.

[Falk B. (falk)]

@  Gustl Buheitel (-gb-)

>Das TEM (Transmissionselektronenmikroskop) kann relativ schnell über die
>Probe scannen. Sinnvolle Messungen beginnen so bei 1 us/Pixel. Also 1
>MSps. Dann 11 Bit x und 11 Bit y Position und die Werte der 8 16 Bit
>ADCs machen schon so um die 20 MBytes/s.

Klingt nach einem sehr interessanten und auch fordernden Projekt!
Viel Spaß und Erfolg dabei!

>So sehe ich das auch. Und dann vermute ich eben, dass manche Firmen eben
>keine Götter brauchen sondern nur kleineres Zeug bauen.

Sicher, es arbeiten ja nicht alle Firmen für die NASA ;-)

>Oder dass ich in
>einer Firma klein anfange und da noch viel dazulerne bis ich auch in
>anderen Firmen eine Chance habe.

Naja, Vorsicht. Prinzipiell möglich, aber du solltest versuchen, das ein 
wenig nüchtern mit Distanz zu betrachten.
Was willst du mittel- und langfristig erreichen? Ein echter, topfitter 
Entwickler werden? Dann brauchst du gute bis sehr Grundlagen, die in den 
meisten Fällen nur ein Studium vermitteln kann.
Oder nur deinen Spieltrieb im Job ausleben und als Seiteneinsteiger dich 
quasi von der Hilfskraft bis zum (hohen) Technikerniveau hocharbeiten? 
Klar, mit etwas Glück kann das auch klappen und mit Glück und der 
richtigen Firma wirst du vielleicht auch ein sehr guter Entwickler. Aber 
bei "normalen" Stellenausschreibungen wirst du ohne offizielle 
Auasbildung nichts kriegen.

Trotzdem noch viel Spaß bei der Elektronik, sei es nun als Hobbyist, 
HiWi oder Profi.

[Gustl B. (-gb-)]

Falk B. schrieb:
> Klingt nach einem sehr interessanten und auch fordernden Projekt!
> Viel Spaß und Erfolg dabei!

Vielen Dank!
Ja das ist spannend, es macht mir besonders viel Spaß bei unbekannter 
Hardware erstmal Dinge herauszufinden und das dann für etwas 
neues/zusätzliches zu verwenden. Siehe 
Beitrag "Tektronix TDS2XX VGA-Ausgang" auch in meiner 
Zulassungsarbeit habe ich schon Daten/Bilder von einem alter REM 
(Mikroskop) zum PC geschickt, da noch mit 8 MBit UART weil das eben alt 
war und nur 8 Bit je Pixel. Das hätte wohl auch ein uC geschafft, aber 
so funktioniert das super und alle sind zufrieden.
http://nas.gus.tl/uni/zula/Zulassungsarbeit.pdf

Falk B. schrieb:
> Oder nur deinen Spieltrieb im Job ausleben und als Seiteneinsteiger dich
> quasi von der Hilfskraft bis zum (hohen) Technikerniveau hocharbeiten?

Eher das. Ich habe nicht den Anspruch an viel Gehalt, aber ich will Spaß 
bei der Arbeit.

Falk B. schrieb:
> Aber
> bei "normalen" Stellenausschreibungen wirst du ohne offizielle
> Auasbildung nichts kriegen.

Vermutlich. Ich würde mich eben mit Projekten bewerben die ich schon 
gemacht habe.

Falk B. schrieb:
> Trotzdem noch viel Spaß bei der Elektronik, sei es nun als Hobbyist,
> HiWi oder Profi.

Profi wohl nicht, aber vielen Dank!

[Falk B. (falk)]

@Gustl Buheitel (-gb-)

>war und nur 8 Bit je Pixel. Das hätte wohl auch ein uC geschafft, aber
>so funktioniert das super und alle sind zufrieden.
>http://nas.gus.tl/uni/zula/Zulassungsarbeit.pdf

Ich hab die Arbeit mal quergelesen. Alles in allem eine gute Arbeit, 
wenn gleich man wie so oft ein paar Ding besser machen kann.

1.) Dein Datenformat mit 5 Byte/Pixel ist totaler Overkill. So einen 
Datenstrom überträgt man ebenso wie eine digitale LCD-Schnittstelle nur 
mit den reinen Pixeldaten + ein paar Synchronzeichen für Bild- und 
Zeilenanfang. Damit kriegt man vor allem die Datenrate DEUTLICH runter 
(Faktor 5!).

2.) Ein Bild sagt mehr als 1000 Wort. Ich vermisse ein Bild deiner 
Platine, ebenso ein paar aussagekräftige Blockschaltbilder davon. Das 
spart auch seitenweise Lyrik für deren Beschreibung.

3.) Diese einzelnen Fehler bei der Übertragung hätte man besser 
eingrenzen müssen. Eine deutliche Verringerung der Datenrate wäre 
hilfreich gewesen. Dazu könnte man im FPGA einen künstlichen Datenstrom 
mit definiertem Muster erzeugen und messen. Wenn immer noch Fehler 
auftreten, liegen diese zwischen FPGA, USB und PC, wenn nicht, zwischen 
Bus und FPGA. Da die Fehler scheinbar immer den Pixelwert 0 haben, sieht 
das nach Timingproblemen an einer Schnittstelle aus, ggf. auch 
Taktstörungen.

4.) Spannungsteiler als Pegelwandler sind nicht so das Wahre, auch 
wenn die Datenrate hier recht gering ist (10us/Pixel)

5.) Wenn gleich das FPGA damit wenig Mühe hat, so ist ein interner Takt 
von 200 MHz für einen 8 Mbit Datenstrom etwas überdimensioniert ;-)

Was ist eigentlich der Sinn der Zulassungsarbeit?

[Gustl B. (-gb-)]

So, jetzt hab ich doch noch ein paar Fragen:

Ich verwende als Diff-Buffer den AD8138 
http://www.analog.com/media/en/technical-documentation/data-sheets/AD8138.pdf

Wenn man den jetzt Anguckt wie im Bild "AD8138.png", dann ist positive 
Ausgang unten, aber beim ADC ist das genau AD9235 ist das genau anders 
herum. Ich habe das jetzt nicht über Kreuz verbunden, gebe das Signal 
auf den positiven Eingang vom Buffer und dann geht es am ADC nach unten, 
ist auch kein Problem. Die Frage ist: Wie sollte man das optimal lösen? 
Analoges Signal auf negativen Eingang vom Buffer legen oder die 
Leitungen über Kreuz zum ADC führen?

Und dann noch das mit dem V_ocm vom Buffer. Im Datenblatt vom Buffer 
liegt das auf V_ref vom ADC. Im Datenblatt vom ADC liegt das auf AVDD/2. 
Bei mir liegt das jetzt auch auf AVDD/2 (= 3,3V/2 = 1,65V). Ich gebe das 
Signal 0V bis 2V auf den positiven Buffer Eingang, habe am negativen 
Buffer Eingang eine 1 V Referenz.
An den Buffer kann ich aber keine 1V an V_ocm legen weil das die 
Spezifikationen verletzen würde.

Mein Ausgang vom Buffer sieht also so aus:

Wenn 0V an +In und 1V an -In anliegen ist die Differenz am Ausgang 1V, 
Buffer -Out liegt 2,150V und am +Out liegt 1,150V. Der Mittelwert ist 
V_ocm.

Wenn 2V an +IN und 1V an -In anliegen ist die Differenz am Ausgang auch 
wieder 1V, nur dass die Polung jetzt gewechselt hat.

Der Differential Output Swing ist 1,9V. Jetzt habe ich am ADC über die 
SENSE Voltage (auf AGND) V_ref auf 1V eingestellt was 2V p-p 
Differential Span bedeutet.

Jetzt die Frage (vermutlich habe ich wieder was nicht verstanden):
Woraus begibt sich wo diese Eingangsspanne am ADC liegt? Also ob die 
jetzt von -1V bis +1V geht oder von 0 bis +2V oder wie ich es hier 
bräuchte von 0,65V bis 2,65V? Ich war der Meinung das hängt nur von +In 
und -In ab weil wenn ich auf -In 1V lege ist der Eingangsbereich ja 0V 
bis 2V. Aber irgendwas denke ich falsch.

Jedenfalls bekomme ich bei 0V am +In vom Buffer und 1V am -In vom Buffer 
0,65V als ADC Wert (eigentlich 2V-0,65V weil ich die Eingänge wie in der 
ersten Frage getauscht habe). Wenn ich aber an +In vom Buffer über 1,35V 
gehe bin ich ausserhalb des Eingangsbereichs, der scheint also feste bei 
0V bis 2V zu liegen am ADC.

[Gustl B. (-gb-)]

Falk B. schrieb:
> Ich hab die Arbeit mal quergelesen. Alles in allem eine gute Arbeit,
> wenn gleich man wie so oft ein paar Ding besser machen kann.

Vielen Dank! Die Note war entsprechend :-) Allerdings eben eigentlich 
nichts wissenschaftliches, also eigentlich wenn man es genau nimmt für 
meinen Studiengang eine Themaverfehlung, aber war so als Bachelorarbeit 
ausgeschrieben ...

> 1.) Dein Datenformat mit 5 Byte/Pixel ist totaler Overkill. So einen
> Datenstrom überträgt man ebenso wie eine digitale LCD-Schnittstelle nur
> mit den reinen Pixeldaten + ein paar Synchronzeichen für Bild- und
> Zeilenanfang. Damit kriegt man vor allem die Datenrate DEUTLICH runter
> (Faktor 5!).

Ist mir klar. Aber: Das Mikroskop kann auch quer über die Probe scannen 
und dann haben die Pixel keine aufsteigende Nummer. So gehe ich einfach 
auf Nummer sicher und alles passt.

> 2.) Ein Bild sagt mehr als 1000 Wort. Ich vermisse ein Bild deiner
> Platine, ebenso ein paar aussagekräftige Blockschaltbilder davon. Das
> spart auch seitenweise Lyrik für deren Beschreibung.

Tja, das ist mir erst nach Abgabe aufgefallen ...

> 3.) Diese einzelnen Fehler bei der Übertragung hätte man besser
> eingrenzen müssen. Eine deutliche Verringerung der Datenrate wäre
> hilfreich gewesen. Dazu könnte man im FPGA einen künstlichen Datenstrom
> mit definiertem Muster erzeugen und messen. Wenn immer noch Fehler
> auftreten, liegen diese zwischen FPGA, USB und PC, wenn nicht, zwischen
> Bus und FPGA. Da die Fehler scheinbar immer den Pixelwert 0 haben, sieht
> das nach Timingproblemen an einer Schnittstelle aus, ggf. auch
> Taktstörungen.

Du meinst das mit den schwarzen Punkten im Bild? Das waren keine Fehler 
in meiner Übertragung sondern nachdem das Mikroskop ein Bild geschrieben 
hat, hat es noch weiter an den Pixeladressen Zeug gemacht aber mit einem 
Helligkeitswert von Null. Was das genau gemacht hat also wieso konnte 
ich mangels besserer Dokumentation vom Mikroskop nicht rausfinden. Ich 
habe das dann so gelöst, dass ich mir in Software am PC merke ob ein 
Pixel schonmal geschrieben wurde und das dann in der Zeit direkt nach 
einem Bild nicht nochmal schreiben lasse. Ist keine schöne Lösung aber 
anders konnte ich das nicht.

> 4.) Spannungsteiler als Pegelwandler sind nicht so das Wahre, auch
> wenn die Datenrate hier recht gering ist (10us/Pixel)

Wieso?

> 5.) Wenn gleich das FPGA damit wenig Mühe hat, so ist ein interner Takt
> von 200 MHz für einen 8 Mbit Datenstrom etwas überdimensioniert ;-)

Gut möglich, aber bei 8 MBit ist die Zeit eines Bits 125 ns. Und das 
Wollte ich in Takten möglichst genau treffen. Da könnte man jetzt einen 
Takt von 25 ns nehmen, oder eben 5 ns.

> Was ist eigentlich der Sinn der Zulassungsarbeit?

Gute Frage. Eigentlich geht es darum einmal einen wissenschaftlichen 
Text geschrieben zu haben, also das mit Quellen und allem mal gelernt zu 
haben. Der Lehrstuhl wollte glaube ich einfach nur dass das Gerät 
digitale Bilder am PC erzeugt.

[Falk B. (falk)]

@ Gustl Buheitel (-gb-)

>Du meinst das mit den schwarzen Punkten im Bild?

Ja.

>Das waren keine Fehler
>in meiner Übertragung sondern nachdem das Mikroskop ein Bild geschrieben
>hat, hat es noch weiter an den Pixeladressen Zeug gemacht aber mit einem
>Helligkeitswert von Null.

Das meine ich nicht. Du schriebst von einzelnen Pixelfehlern im normalen 
Bild.

>> 4.) Spannungsteiler als Pegelwandler sind nicht so das Wahre, auch
>> wenn die Datenrate hier recht gering ist (10us/Pixel)

>Wieso?

Der Spannungsteiler belasten den treibenden Ausgang relativ stark und 
braucht bei HIGH viel Strom. Im Zusammenspiel mit der Eingangskapazität 
bildet er einen Tiefpass. Je höher die Signalfrequenzen, umso 
niederohmiger muss der Spannungsteiler sein.

Ein passender CMOS-IC ala 74HC4050 ist 5V tolerant und hat all diese 
Probleme nicht.

>> 5.) Wenn gleich das FPGA damit wenig Mühe hat, so ist ein interner Takt
>> von 200 MHz für einen 8 Mbit Datenstrom etwas überdimensioniert ;-)

>Gut möglich, aber bei 8 MBit ist die Zeit eines Bits 125 ns. Und das
>Wollte ich in Takten möglichst genau treffen. Da könnte man jetzt einen
>Takt von 25 ns nehmen, oder eben 5 ns.

Das schafft man auch, wenn man mit dem DCM und dem 50 MHz ein 
ganzzahliges Vielfaches von 8 MHz erzeugt. Ich bin mir sicher, daß 32, 
40 oder 48 MHz möglich sind. Den Quarz(oszillator) hätte man auch 
wechseln können, wenn gleich das bei den kleinen SMD-Bauformen etwas 
Übung und Heißluft erfordert.

>> Was ist eigentlich der Sinn der Zulassungsarbeit?

>Gute Frage. Eigentlich geht es darum einmal einen wissenschaftlichen
>Text geschrieben zu haben, also das mit Quellen und allem mal gelernt zu
>haben. Der Lehrstuhl wollte glaube ich einfach nur dass das Gerät
>digitale Bilder am PC erzeugt.

Ich dachte das ist sowas wie eine Prüfung vor einem Promotionsantritt 
oder so.

[Gustl B. (-gb-)]

Falk B. schrieb:
> Das meine ich nicht. Du schriebst von einzelnen Pixelfehlern im normalen
> Bild.

Ach so, ja gut, stimmt. Das sind sehr wenige Fehler. Heute würde ich das 
anders machen.

Falk B. schrieb:
> Ein passender CMOS-IC ala 74HC4050 ist 5V tolerant und hat all diese
> Probleme nicht.

Alles klar, werde ich das nächste Mal beachten.

Falk B. schrieb:
> Ich dachte das ist sowas wie eine Prüfung vor einem Promotionsantritt
> oder so.

Promovieren dürfte ich sogar jetzt mit dem 1. Examen. Aber weil das nur 
Lehramt nicht vertieft ist werde ich da wohl keine Stelle bekommen. Ich 
weiß nicht für was die Zulassungsarbeit mal gedacht war aber heute ist 
das eher lächerlich. Offiziell hat man glaube ich zwei oder drei Monate 
Zeit. Wie auch bei der Bachelorarbeit. Meistens werden ein Paar Quellen 
zusammengefasst, es gibt eine gute Note und der Student hat seinen 
Abschluss. Bei mir war die Prüfung dann das Examen. Und mit der 
Zulassungsarbeit (und genügend anderen Punkten) bin ich dazu zugelassen.

[Achim S. (Gast)]

Gustl B. schrieb:
> Analoges Signal auf negativen Eingang vom Buffer legen

entweder das, oder einfach mit der Invertierung des Signals leben und es 
bei der digitalen Nachbearbeitung berücksichtigen.

Gustl B. schrieb:
> Der Differential Output Swing ist 1,9V. Jetzt habe ich am ADC über die
> SENSE Voltage (auf AGND) V_ref auf 1V eingestellt was 2V p-p
> Differential Span bedeutet.

Den Rest deiner Zahlenbeispiele konnte ich zu den Spannungsbereichen 
konnte ich nicht nachvollziehen, aber das ist doch eine klare, 
belastbare Aussage:
-der differential input span ist 2Vpp.
- Also darf die differentielle Eingangsspannung von +1V bis -1V gehen.
- Eine differentielle Eingangsspannung von +1V bedeutet, dass das pos 
Signal 500mV über dem Mittelwert liegt, das neg. Signal 500mV unter dem 
Mittelwert. Eine differentielle Eingangsspannung von -1V hat die selben 
+/-500mV auf den Einzelsignalen, aber die Vorzeichen gedreht.
- Jedes der Ausgangssignale alleine betrachtet darf also einen Bereich 
von +500mV bis -500mV um seinen Mid-Level überstreichen um den 
Spannungsbereich des ADC voll auszunutzen.

Sofern das passt legst du jetzt nur noch die Common Mode Spannung auf 
einen Wert fest, der verhindert, dass irgendeine Einzelspannung 
außerhalb des erlaubten Bereichs liegt (also z.B. nicht an die 
Versorgung anschlägt). Mit VOCM bei VDD/2 liegst du wahrscheinlich nicht 
ganz schlecht dafür. Jede Einzelspannung bewegst sich dann zwischen 
(3,3V/2-0,5V)=1,15V und (3,3V/2+0,5V) = 2,15V, die differentielle 
Spannung bewegt sich zwischen -1V und +1V.

Geht das auf mit deinen Einstellungen?

[Gustl B. (-gb-)]

Achim S. schrieb:
> entweder das, oder einfach mit der Invertierung des Signals leben und es
> bei der digitalen Nachbearbeitung berücksichtigen.

Alles klar.

So, jetzt habe ich mal nachgemessen mit Gleichspannung am Eingang:

Am Buffer (Bezeichnung der Messpunkte wie in den Bildern):
VinP | VinN | Vp   | Vn   | VoutP | VoutN | V_diff_out
 0   |  1   | 1,06 | 1,06 | 1,13  | 2,13  | -1
 2   |  1   | 1,57 | 1,56 | 2,13  | 1,13  | +1

Und es sieht gut aus. Wo war mein Fehler? Ich habe die Spannung am 
Eingang mit dem Signalgenerator vom Oszi generiert. Auf DC gestellt und 
50 Ohm. Tja und da ist bei mir mit langem BNC Kabel die Spannung 
eingebrochen. Jetzt mit Labornetzeil am Eingang ist es super und steuert 
den ADC auch voll aus.

[Gustl B. (-gb-)]

So, die Sinus Referenz ist da. Aber ich bin natürlich doof. Für den 
Buffer habe ich die 1V am VinN Eingang mit einem Shunt ADR510 erzeugt. 
Jetzt schlägt der Sinus der Referenzquelle aber leider unten an. Hätte 
ich doch ein Poti verbaut ... habe ich jetzt auch mit etwas Draht durch 
die Gegend. Das sieht nicht sooo toll aus, aber immerhin deutlich besser 
als die 10 MHz vom Siggen des Oszis.
Angepasst auf 50 Ohm habe ich auch nicht. Wie sieht denn so eine 
Anpassung dann für den VinN Eingang aus an dem ja eine Gleichspannung 
anliegt? Muss ich das auch als Quelle betrachten den Shunt mit 
Vorwiderstand? Bei 1V und maximal 10mA, sind das dann 100 Ohm die ich 
terminieren muss?

Und dann war ja noch der OPV. Da habe ich jetzt einen ADA4807 aber 
irgendwie kommt da kein schönes Signal raus, so als wäre der Sinus 
irgendwo abgeschnitten/geclippt. Daher jetzt erstmal FFT Bildchen von 
dem Signal direkt auf den ADC und einmal über den Buffer. Weil die 2Vp-p 
etwas anschlagen hab ich die durch einen 5dB Attenuator geführt.

[Falk B. (falk)]

Hmm, alles nicht wirklich befriedigend, das Spektrum ist genauso 
schlecht wie mit hochohmigem Spannungsteiler. Was dich HOFFENTLICH NICHT 
zu der Erkenntnis bringt, daß ein (differentieller) Buffer sinnlos ist, 
sondern, daß da noch irgendwo ein grundlegender Fehler drinsteckt.

[Gustl B. (-gb-)]

Also ich werde beim Buffer bleiben, muss aber noch lernen wie ich den 
richtig beschalte. Also für eine 50 Ohm Quelle. Und dann kommt ja noch 
ein Spannungsteiler davor später, der ist ja dann keine 50 Ohm Quelle?

Du meinst die lauten Obertöne? Das Rauschen an sich ist ja schon 
einigermaßen gering finde ich. Wie man die Obertöne wegbekommt weiß ich 
nicht. Grundlegende Fehler kann es viele geben, da fehlt mir das Wissen. 
Ist halt ein Aufbau auf zweilagiger Platine, die Versorgungsspannung 
kommt aus einem standard Netzeil, so ein 5V Ding, kann also gut sein 
dass das rauscht.

[Falk B. (falk)]

Das Rauschen ist nicht das große Problem, sondern die Oberwellen.

[Achim S. (Gast)]

Gustl B. schrieb:
> Da habe ich jetzt einen ADA4807 aber
> irgendwie kommt da kein schönes Signal raus, so als wäre der Sinus
> irgendwo abgeschnitten/geclippt

Dann zeig davon doch mal eine Oszibild. Am besten beiden differentiellen 
Signale je mit einem Kanal aufgenommen, damit man jedem von beiden ggf. 
ansieht, ob und wo er anschlägt. Und dann vielleicht noch ein Bild der 
Eingangsspannungen (weil ich deine Textbeschreibung nicht vollständig 
nachvollziehen kann) und der common mode Spannung.

[Achim S. (Gast)]

Achim S. schrieb:
> Am besten beiden differentiellen
> Signale je mit einem Kanal aufgenommen, damit man jedem von beiden ggf.
> ansieht, ob und wo er anschlägt.

Ach, sorry: ich dachte der ADA4807 wäre der differentielle OPV. Vergiss 
bitte die Details meines letzten Beitrags, aber ein Oszibild vom 
clippenden Signal wäre trotzdem interessant.

[Gustl B. (-gb-)]

So, jetzt hab ich Sinus Referenz mal an das Oszi gesteckt und auch da 
sieht man die Obertöne deutlich. Leider kann man das Gitter vom Oszi 
nichtmehr erkennen (ich musste das Signal (gelb) so groß machen damit 
die FFT ordentlich wird, irgendwie rechnet das nur mit den Werten die 
aktuell zu sehen sind, ich kann das Signal also nicht aus dem sichtbaren 
Bereich schieben ohne dass die FFT sich komplett ändert).
Aber ich beschreibe das mal. Wo die Null liegt bei der FFT kann man 
erkennen, das Rauschen ist in etwa bei -80 dB. Leicht drüber vielleicht. 
Die Obertöne sind so um die -60 dB im Schnitt, manchmal etwas höher, 
manchmal niedriger.

Und auch im Anhang ein Bild des Signals über den OPV wie es mein ADC 
gesampelt hat. Das sind 200 Punkte. Hab dann auch mal das Oszi an den 
OPV-Ausgang getan, also zwischen ADC und OPV und das Signal sieht auch 
seltsam aus. Aber vielleicht ist das auch logisch. Das Sinussignal der 
Quelle ist 2Vp-p und zwar um die Null herum. Dem Diff-Buffer AD8138 ist 
das recht so, der guckt nur Differenzen an und die sind immer positiv 
mit >=1V am VinN Eingang.

Der OPV ADA4807 bekommt von mir aber nur 3,3V und Masse als Versorgung, 
der kann doch dann keine negativen Pegel? Jetzt bräuchte ich also eine 
negative Versorgungsspannung, die habe ich nicht. Habe ich das richtig 
verstanden? Also ist jetzt halt doof, die Sinusquelle hat negative 
Spannungen, das Signal das ich aber eigentlich mal messen will nicht, da 
wäre der OPV also vielleicht genau richtig. Man man man ... also den 
Siggen vom Oszi mal an den OPV und der Sinus (dieses mal nur positiv) 
geht durch. Aber sieht halt nicht gut aus weil Oszi Siggen (zumindest 
ist der teilweise schuld).

[Achim S. (Gast)]

Gustl B. schrieb:
> So, jetzt hab ich Sinus Referenz mal an das Oszi gesteckt und auch da
> sieht man die Obertöne deutlich.

Die sind aber um Größenordnungen kleiner als bei deiner "direkt.png" 
Messung. Eigentlich hatte ich mir ja erhofft, dass du das Zeitsignal 
zeigst (nicht die fft). Damit man erkennt, wo die extremen Verzerrungen 
von direkt.png herkommen. Aber bei Oszi_fft0 und Oszi_fft1 sind sie so 
schwach, dass man sie dem Zeitsignal kaum ansehen würde. Bei direkt.png 
sind sie so stark, dass man dem Zeitsignal deutlich ansehen sollte, was 
die Ursache der Verzerrungen ist.

Gustl B. schrieb:
> Und auch im Anhang ein Bild des Signals über den OPV wie es mein ADC
> gesampelt hat.

das wäre meine nächste Frage gewesen ;-) Auch wenn man hier nur wenige 
Punkte pro Periode des Sinus hat muss man leider sagen, dass vom Sinus 
kaum was übrig bleibt. Das war mit direkter Ankopplung und einem 
negativen Signal (single ended betrachtet), das dein ADC nicht 
verarbeiten kann? Dann darf er natürlich einen solchen Unsinn erzeugen.

Gustl B. schrieb:
> Hab dann auch mal das Oszi an den
> OPV-Ausgang getan, also zwischen ADC und OPV und das Signal sieht auch
> seltsam aus.

das war die Messung, die ich eigentlich hätte sehen wollen ;-) Aber 
inzwischen wird ja klarer, woher die Probleme kommen: deine Quelle 
liefert negative Spannngen, mit der deine Datenerfassung nichts anfangen 
kann.

Gustl B. schrieb:
> Dem Diff-Buffer AD8138 ist
> das recht so, der guckt nur Differenzen an und die sind immer positiv
> mit >=1V am VinN Eingang.

Nö: auch für den müssen alle gesehenen Eingangsspannungen immer im 
erlaubten Bereich bleiben (nicht nur die Differenzspannung). Nutze das 
Tool von AD um zu schauen, ob du den erlaubten Bereich einhältst.

Hat deine Quelle denn eine negative Versorgung? Oder liefert sie den 
Sinus symmetrisch zur Null, indem sie AC-Koppelt? Falls die Quelle einen 
AC-gekoppelten Ausgang hat (also den Gleichanteil nicht festlegt), 
kannst du den auf eine (fast) beliebige Spannung festlegen (auch auf 
+1V). Dazu reicht dann z.B. ein (hochohmiger) Widerstand vom 
Eingangssignal auf deine 1V Referenz. Das AC-Signal beeinflusst der 
kaum, der DC-Pegel läuft dadurch auf 1V.

Das könntest du auch mit passend gewählten Terminierungen machen. Aber 
um das Problem einfach zu halten würde ich vorschlagen, dass du erst mal 
überhaupt das Signal in den vorgesehenen Bereich (zwischen 0 und 2V) 
bringst.

[Gustl B. (-gb-)]

Ich verwende den http://www.ti.com/tool/tsw2110evm bin gerade nicht 
daheim werde aber am Abend mal gucken was sich machen lässt. Hab hier 
auch gerade an der Uni gefragt, die haben einen guten Signalgenerator, 
den werde ich auch mal anschließen.
Aber gut dann ist die Ursache zumindest klar.

Stimmt auch im AD Tool hatte ich am Eingang vom Buffer einen Sinus 
zwischen 0 und 2 Volt. Also ist die Quelle wohl unpassend aber das gucke 
ich noch nach.

[Gustl B. (-gb-)]

So, jetzt hab ich mal in der Uni mit einem Tek AFG3022B getestet, der 
scheint auch etwas laute Obertöne zu haben. Und dann habe ich mal meine 
Sinus Referenz über einen 1 nF Kondensator in die Mitte auf einen 
Spannungsteiler gegeben. Um das Signal anzuheben. Auch da sind die 
Obertöne noch stark aber es schlängt nicht oben oder unten an am ADC.
Die nächsten Tage kann ich noch mit einem R&S Generator testen.

[Achim S. (Gast)]

Gustl B. schrieb:
> Auch da sind die
> Obertöne noch stark

na ja, alles ist relativ. Hier hast du mit der AC-Kopplung rund 70dB 
Abstand der Oberwellen zum Signal, bei deinen früheren Messungen im Juli 
waren es rund 40dB. Um 30dB kleinere Oberschwingungen sind doch schon 
mal eine merkliche Verbesserung.

[Gustl B. (-gb-)]

Das stimmt auch wieder, muss ja auch nicht perfekt werden. Ich werde das 
noch mit einem anderen Signalgenerator testen, denn auch meine 10MHz 
Quelle hat ordentlich Obertöne, siehe Oszi Bilder weiter oben. Mich 
würde interessieren was für Quellen für die Spektren in den 
Datenblättern verwendet werden. Sind das Signalgeneratoren oder Quellen 
mit nur einer Frequenz aber die dann eben extrem sauber?

[Achim S. (Gast)]

Gustl B. schrieb:
> Mich
> würde interessieren was für Quellen für die Spektren in den
> Datenblättern verwendet werden.

siehe Seite 6...

http://www.analog.com/media/en/technical-documentation/application-notes/AN-835.pdf

[Gustl B. (-gb-)]

Vielen Dank! Das Dokument kannte ich noch nicht. Also die Quelle dort 
scheint doch was professionelleres zu sein.

Ich habe noch ein paar Fragen/Verständnislücken:

1. In der Schaltung im Datenblatt des ADCs ist eine Terminierung 
gezeichnet und trotzdem sind R_g und R_f beide 499 Ohm (oben). Wenn ich 
im Diff-Amp-Calculator aber die Terminierung einschalte dann wird R_f 
doppelt so groß wie R_g. Wieso ist das so? Und auch wieso wird mit 
Terminierung die ENOB etwas kleiner? Derzeit habe ich keine Terminierung 
und R_g = R_f = 110 Ohm.

2. Wenn ich eine Quelle mit 50 Ohm habe (die kann ich auf 50 Ohm 
einstellen) und dann damit auf einen Spannungsteiler gehe, dann müsste 
ich den ja auch so einstellen, dass der dazu passt. Jetzt gibt es 
relativ günstig Attenuatoren mit BNC/SMA. Wenn ich da einen -15 dB nehme 
dann macht der ja auch aus meinen ca. 12 Vp-p Eingangssignal um die 2 
Vp-p am Ausgang und der passt dann auch zu den 50 Ohm. Sprich ich kann 
dann mit dem Signal aus dem Attenuator direkt auf die Schaltung wie im 
ADC Datenblatt gehen. Sehe ich das richtig?

[Achim S. (Gast)]

Gustl B. schrieb:
> In der Schaltung im Datenblatt des ADCs ist eine Terminierung
> gezeichnet und trotzdem sind R_g und R_f beide 499 Ohm (oben).

Nein: der eine Rg ist 523Ohm. Der andere ist es im Endeffekt auch: 
499Ohm plus die Parallelschaltung von Quellenwiderstand und 
Terminierung.

Gustl B. schrieb:
> Wenn ich
> im Diff-Amp-Calculator aber die Terminierung einschalte dann wird R_f
> doppelt so groß wie R_g.

Sie fügen einen Gain in die Diffampschaltung ein, um die 
Spannungsteilung duch Quellenwiderstand und Terminierung auszugleichen 
und am Ausgang wieder die volle Quellenspannung zu liefern.

Gustl B. schrieb:
> Und auch wieso wird mit
> Terminierung die ENOB etwas kleiner?

weil der Verstärker zum Ausgleich einen höheren Verstärkungsfaktor 
bekommt und dabei auch Rauschen mitverstärkt. Und die ENOB ergeben sich 
aus dem Verhältnis von Signal zu Rauschen.

Gustl B. schrieb:
> Sprich ich kann
> dann mit dem Signal aus dem Attenuator direkt auf die Schaltung wie im
> ADC Datenblatt gehen. Sehe ich das richtig?

ich denke schon. Du solltest dabei im Auge behalten, dass der 
Ausgangswiderstand des Abschwächers als Quellenwiderstand für den 
Verstärker wirkt. Das solltest du bei der Wahl der beiden Rg 
berücksichtigen. (der untere Rg sollte wohl 50Ohm größer sein als der 
obere.)

[Achim S. (Gast)]

Achim S. schrieb:
> Nein: der eine Rg ist 523Ohm. Der andere ist es im Endeffekt auch:
> 499Ohm plus die Parallelschaltung von Quellenwiderstand und
> Terminierung.

Tschuldigung, das war missverständlich. Im Datenblatt des ADC ist es als 
unterschiedliche Rg gezeichnet. Im Tool von AD wird es durch identische 
Rg abgebildetet, und beim unteren Eingang wird ein Widerstandsnetzwerk 
ergänzt, das dem der Quelle entspricht.

[Gustl B. (-gb-)]

Achim S. schrieb:
> Nein: der eine Rg ist 523Ohm. Der andere ist es im Endeffekt auch:
> 499Ohm plus die Parallelschaltung von Quellenwiderstand und
> Terminierung.

Da hast Du mich glaube ich missverstanden. Ich habe nur den Teil oben 
betrachtet, also oben R_g und R_f und unten R_g und R_f nicht beachtet. 
Und oben waren R_g = R_f = 499 Ohm.

Achim S. schrieb:
> Sie fügen einen Gain in die Diffampschaltung ein, um die
> Spannungsteilung duch Quellenwiderstand und Terminierung auszugleichen
> und am Ausgang wieder die volle Quellenspannung zu liefern.

Ok, verstanden. Macht Sinn. Aber wenn das dann verdoppelt wird, dann 
könnte ich doch gleich R_f = R_g nehmen, aber das Signal vorher nicht um 
-15 dB abschwächen sondern eben nur -7 dB oder so. Wäre das auch ok oder 
soll man lieber da die Verstärkung auf 2 einstellen?

Achim S. schrieb:
> ich denke schon. Du solltest dabei im Auge behalten, dass der
> Ausgangswiderstand des Abschwächers als Quellenwiderstand für den
> Verstärker wirkt. Das solltest du bei der Wahl der beiden Rg
> berücksichtigen. (der untere Rg sollte wohl 50Ohm größer sein als der
> obere.)

Ja genau. Fein. Unten habe ich ja auch einen R_g von 499 Ohm + nochmal 
50 Ohm der Quelle und die muss ich bei meiner DC-Quelle in Serie 
schalten.

Aber dazu noch eine Frage:
Als DC-Quelle verwende ich einen Shunt, davor als Vorwiderstand einen 
360 Ohm zur Strombegrenzung (10 mA). Die 1 V werden dann auf den Buffer 
Eingang gegeben (über den R_g). Wenn ich die jetzt noch terminiere mit 
50 Ohm, dann sind das doch 20 mA. Also mehr als durch den Vorwiderstand 
geht. Die Spannung würde einbrechen. Brauche ich da eine andere 
Spannungsquelle die mehr mA liefert?

Ich habe mal die Beschaltung für VDC angehangen. R_4 ist also R_g.

Edit: Derzeit habe ich R_2 nicht (also 0 Ohm), R_3 auch nicht (also 
garnicht, unendlich Ohm) und R_4 hat 110 Ohm (bei mir sind gerade alle 
R_g und R_f 110 Ohm, werde ich aber noch passend ändern, darum auch die 
Fragerei).

[Achim S. (Gast)]

Gustl B. schrieb:
> Wäre das auch ok

Ja: je weniger du abschwächst und dann wieder nachverstärkst, desto 
weniger Verstärkerrauschen fängst du dir ein.

Gustl B. schrieb:
> Wenn ich die jetzt noch terminiere mit
> 50 Ohm, dann sind das doch 20 mA.

Die DC-Quelle unmittelbar vor dem ADC-Eingang brauchst du nicht zu 
terminieren! Du musst dafür sorgen, dass der Spannungswert stimmt (je 
nach Abschwächer brauchst du hier ja wohl entweder 1V oder 0,5V). Und du 
musst dafür sorgen, dass die Innenwiderstände beider Signalquellen 
gleich sind (oder den Unterschied durch Rg ausgleichen).

Also: angenommen du nimmst "oben" den Abschwächer der weniger teilt und 
der hat einen 50Ohm Ausgang. Dann brauchst du "unten" 1V und ebenfalls 
einen 50Ohm Quellenwiderstand. Das erreichst du, wenn beide Rg=499 Ohm 
betragen, R2 50Ohm hat und R3 weggelassen wird.

[Gustl B. (-gb-)]

Achim S. schrieb:
> Die DC-Quelle unmittelbar vor dem ADC-Eingang brauchst du nicht zu
> terminieren!

Ne die sitzt nicht direkt vor dem ADC sondern geht an den anderen 
Eingang vom Diff-Buffer. So wie in den Bildchen vom Diff-Amp-Calculator. 
Da ist mir noch unklar wie ich da die Shunt Quelle richtig Terminiere 
oder auch nicht terminiere.

[Achim S. (Gast)]

Gustl B. schrieb:
> Ne die sitzt nicht direkt vor dem ADC sondern geht an den anderen
> Eingang vom Diff-Buffer.

Tschuldigung, das hatte ich gemeint.

Mir ging es darum: Terminieren musst du ggf. am Ende von langen 
Leitungen. Was "lang" genau heißt entscheidet sich aus den Frequenzen, 
mit denen du arbeitest.

Wenn die Leitung von Quelle zu Verbraucher bei dir nur ein paar mm 
beträgt, dann braucht die sicher keine Terminierung.

[Gustl B. (-gb-)]

Hm ich verstehe das doch noch nicht ganz. Also ich habe eine Quelle. Am 
Oszi ist das Signal grob zwischen 0 und +12 V. Wenn ich die jetzt auf 50 
Ohm stelle, und an einen terminierten Eingang hänge, dann ist die 
Spannung also nurnoch hab so groß? Also zwischen 0 und +6 V?

Dann kommt ein Attenuator dazwischen, der ändert nichts an der Impedanz.

Ich habe auch noch eine DC Quelle mit Shunt für den anderen 
Buffer-Eingang. Die ist limitiert auf 10 mA und hat 1 V. Wenn ich also 
jetzt das zu messende Signal (nicht die DC-Quelle) so dämpfe, dass es 
nach der Terminierung noch zwischen 0 und +2 V ist und der 
Eingansbereich vom ADC 2 V beträgt, dann kann ich Verstärkung 1 
verwenden, also R_f = R_g = 499 Ohm.

Die DC Quelle mit dem 1 V darf ich dann nicht terminieren weil dann ist 
das nichtmehr 1 sondern nurnoch 0,5 V, aber ich benötige einen 
zusätzlichen Widerstand in Serie?! Also statt 499 Ohm die 523 Ohm. Wieso 
ist das so? Und muss ich da nicht auch den Vorwiderstand (bei mir 360 
Ohm) betrachten (wobei dazwischen ein 100nF Kondensator sitzt, also vor 
R_g nach Masse)?

Ich würde das wie im Bild aufbauen (mit Kondensatoren) und das Signal so 
dämpfen, dass es am Oszi (hochohmiger Eingang) 4 Vp-p hat und dann 
terminiert 2 Vp-p.

[Achim S. (Gast)]

Gustl B. schrieb:
> Wenn ich die jetzt auf 50
> Ohm stelle, und an einen terminierten Eingang hänge, dann ist die
> Spannung also nurnoch hab so groß? Also zwischen 0 und +6 V?

so sollte das sein.

Gustl B. schrieb:
> Dann kommt ein Attenuator dazwischen, der ändert nichts an der Impedanz.

Was für ein Abschwächer ist es denn? Hat der an Eingang und Ausgang 50 
Ohm? Dann solltest du den Abschächer anstelle der Terminierung 
einsetzen. Wenn du ihn parallel zur Terminierung einsetzt, liegt der 
Terminierungswiderstand bei 25Ohm.

Wenn der Abschwächer anstelle (oder hinter) der Termnierung eingesetzt 
wird, dann sieht der Diffamp als Quellwiderstand nur noch den 
Ausgangswiderstand des Abschwächers. Das wären 50 Ohm. In deiner 
Zeichnung oben ohne Abschwächer sieht der Diffamp 25 Ohm als 
Quellwidersgtand (die Terminierung und parallel dazu die Leitung mit der 
50Ohm Quelle).

Gustl B. schrieb:
> Also statt 499 Ohm die 523 Ohm. Wieso
> ist das so?

(499+25)~523 Ohm für die aktuell gezeichnete Schaltung. (499+50)~550 Ohm 
falls vor Rg der Abschwächer mit 50 Ohm Ausgangswiderstand kommt.

Damit der Diffamp richtig funktioniert, muss der Widerstand vor dem 
Diffamp an beiden Eingängen gleich sein. Zum Widerstand vor dem Eingang 
zählt aber nicht nur Rg, sondern es ist der Widerstand des gesamten 
Netzwerks, das vor dem Eingang hängt. Also überleg dir jeweils, welchen 
Widerstand "der Eingang sieht", wenn er richtung Signalquelle schaut.

In deinem letzten Schaltplan sind das:
- oben 523 Ohm (in einem Widerstand, theoretisch muss man noch den 
Ausgangswiderstand des ADR510 dazurechnen, aber der ist sehr klein)
- unten 499 Ohm + (50Ohm || 50 Ohm) = 524 Ohm (in dem gesamten 
Widerstandsnetzwerk).

Die sind also ziemlich gleich, der Verstärker hat die erwünschte 
Funktion.

[Gustl B. (-gb-)]

Achim S. schrieb:
> In deiner
> Zeichnung oben ohne Abschwächer sieht der Diffamp 25 Ohm als
> Quellwidersgtand (die Terminierung und parallel dazu die Leitung mit der
> 50Ohm Quelle).

Ich weiß jetzt nicht genau welche Zeichnung Du meintest, die mit 
Terminierung? Da ist doch noch der 500 Ohm in Serie?!

Achim S. schrieb:
> oben 523 Ohm (in einem Widerstand, theoretisch muss man noch den
> Ausgangswiderstand des ADR510 dazurechnen, aber der ist sehr klein)

Naja, das ist ein Shunt. Davor hängt der 360 Ohm und das ist eher groß. 
Ich weiß aber nicht wie man den mit einberechnet.

Achim S. schrieb:
> unten 499 Ohm + (50Ohm || 50 Ohm) = 524 Ohm (in dem gesamten
> Widerstandsnetzwerk).

Genau aber aber das ist dann noch ohne Abschwächer oder? Da habe ich mir 
jetzt einen -5 dB, einen -10 dB und einen -15 dB zugelegt wie der hier 
http://www.mouser.com/ds/2/94/CATTEN-0100-23629.pdf . Sind das dann also 
nochmal parallel?! zur 50 Ohm Quelle und 50 Ohm Terminierung? Dann 
kann/muss ich also mit Dämpfer einfach die Terminierung unten in der 
Schaltung weglassen.

Achim S. schrieb:
> (499+25)~523 Ohm für die aktuell gezeichnete Schaltung. (499+50)~550 Ohm
> falls vor Rg der Abschwächer mit 50 Ohm Ausgangswiderstand kommt.

Ist der Attenuator ein Serienwiderstand oder Parallel zur Terminierung?

Achim S. schrieb:
> Dann solltest du den Abschächer anstelle der Terminierung
> einsetzen. Wenn du ihn parallel zur Terminierung einsetzt, liegt der
> Terminierungswiderstand bei 25Ohm.

Das klingt so als sei es parallel zur Terminierung. Dann habe ich doch 
(Quelle || Dämpfer || Terminierung) + 499. Und kann eines davon 
weglassen.

[Achim S. (Gast)]

Gustl B. schrieb:
> Ich weiß jetzt nicht genau welche Zeichnung Du meintest, die mit
> Terminierung? Da ist doch noch der 500 Ohm in Serie?!

Ja, den letzten Schaltplan, den du veröffentlicht hast. Da liegen am 
-Eingang des Diffamps 499Ohm und in Serie dazu 49,9Ohm (R_T) parallel 
zum Innenwiderstand der Signalquelle (50 Ohm). Macht insgesamt 524 Ohm.

Gustl B. schrieb:
> Naja, das ist ein Shunt. Davor hängt der 360 Ohm und das ist eher groß.

Der ADR hat einen Innenwiderstand von 0,3Ohm. 0,3 Ohm parallel zu 360 
Ohm machen immer noch ziemlich genau 0,3 Ohm, und die sind 
vernachlässigbar im Vergleich zu den 523 Ohm, die dahinter kommen.

Gustl B. schrieb:
> Dann
> kann/muss ich also mit Dämpfer einfach die Terminierung unten in der
> Schaltung weglassen.

Ja, der Abschwächer schließt die Leitung schon mit 50 Ohm ab, der 
Terminierungswiderstand wird damit überflüssig. Und zum Diffamp hin 
wirkt er ebensfalls wie ein 50Ohm Widerstand - diese 50Ohm wirken also 
in Serie zu deinem R_g, insgesamt sieht dein Diffamp auf der Seite 
R_g+50 Ohm.

Gustl B. schrieb:
> Ich weiß aber nicht wie man den mit einberechnet.

Dazu wäre ein E-Technik Studium dann schon ganz praktisch gewesen ;-) 
Aber mach dir nichts draus. Ich bin auch Physiker und hab das mit der 
E-Technik trotzdem noch halbwegs gelernt.

[Gustl B. (-gb-)]

Achim S. schrieb:
> Der ADR hat einen Innenwiderstand von 0,3Ohm. 0,3 Ohm parallel zu 360
> Ohm machen immer noch ziemlich genau 0,3 Ohm, und die sind
> vernachlässigbar im Vergleich zu den 523 Ohm, die dahinter kommen.

Genau das verstehe ich nicht. Das ist doch ein Shunt und keine Quelle. 
Der ganze Strom muss durch den 360 Ohm und erst dahinter kommt der 
Shunt. Also egal ob der Innenwiderstand vom Shunt noch wichtig ist für 
den Ausgang (der ja quasi zwischen Shunt und dem Vorwiderstand irgendwo 
ist) oder nicht, der kann nicht bewirken, dass mehr Strom fließt. Also 
mehr als durch den 360 Ohm an 3,3V begrenzt. Wo ist mein Denkfehler?

Achim S. schrieb:
> insgesamt sieht dein Diffamp auf der Seite
> R_g+50 Ohm.

Das sind dann aber keine 524 Ohm. Also einmal ohne Dämpfer mit 
Terminierung habe ich 499 Ohm + (50 Ohm Quelle || 50 Ohm Terminierung) = 
524 Ohm und ohne Terminierung aber mit Dämpfer sind das dann 499 Ohm + 
(50 Ohm Quelle || 50 Ohm Dämpfer). Also ist der Dämpfer parallel zum 
Quellwiderstand aber in Serie zu R_g?

Achim S. schrieb:
> Ich bin auch Physiker und hab das mit der
> E-Technik trotzdem noch halbwegs gelernt.

Das versuche ich auch gerade.

[Achim S. (Gast)]

Gustl B. schrieb:
> Das sind dann aber keine 524 Ohm.

lies noch mal oben nach. Die 524 Ohm passen ohne Abschwächer (also mit 
Terminierung parallel zu Signalquelle). Wenn du die Terminierung 
weglässt und den Abschwächer einsetzt, dann sind es 499+50 = 549 Ohm 
(wie oben geschrieben).

Gustl B. schrieb:
> Wo ist mein Denkfehler?

Du verwechselt die Frage, welcher Ausgangsstrom maximal fließen kann, 
mit der Frage, wie groß der Innenwiderstand ist.

Den Innenwiderstand erhältst du, indem du den Ausgangsstrom ein klein 
wenig erhöhst und nachmisst, welche Spannungsänderung dabei auftritt. 
Der Shuntregler liefert dabei zwar keinen Strom, aber er nimmt weniger 
Strom vom Vorwiderstand ab - und das reicht. Dieses dU/dI ergibt den 
Innenwiderstand, und der ist laut Datenblatt kleiner als 0,3 Ohm.

[Gustl B. (-gb-)]

Achim S. schrieb:
> Du verwechselt die Frage, welcher Ausgangsstrom maximal fließen kann,
> mit der Frage, wie groß der Innenwiderstand ist.

OK, aber das ist verwirrend. Das ist nämlich nicht der Innenwiderstand 
vom Shunt sondern man kann die 3,3V Quelle zusammen mit Vorwiderstand 
und Shunt als neue 1V Quelle betrachten und die hat dann den neuen 
Innenwiderstand. Ich hab mir das jetzt versucht so zu denken:
Über dem Shunt (Diode) fällt immer 1V ab solange die Spannung der 3,3V 
Quelle > 1V ist. Jetzt sagen wir die 3,3V Quelle hat z. B. fiktiv 10 Ohm 
Innenwiderstand. Das bedeutet wenn ich die mit 10 Ohm belaste, bricht 
die Spannung auf die Hälfte zusammen. Aber, weil am Shunt auch dann noch 
> 1V anliegt fällt darüber weiterhin 1V ab, das hat sich also nicht 
geändert. Man kann die 3,3V Quelle sogar mit 5 Ohm belasten, dann sinkt 
die Spannung auf 1,1V am Ausgang aber auch das reicht damit über dem 
Shunt weiterhin 1V abfällt. Betrachtet man den Shunt selber also als 
gedachte Quelle, so hat die einen sehr geringen Innenwiderstand.
So, jetzt aber der Vorwiderstand. Der beträgt bei mir 360 Ohm und soll 
den Strom der 3,3V Quelle auf rund 10 mA begrenzen. Wenn ich jetzt die 
3,3V Quelle hinter dem Vorwiderstand, mit 10 Ohm belaste, dann bricht 
die Spannung nichtmehr nur auf die Hälfte ein, sondern sehr viel stärker 
weil eben nicht genug Strom nachfließen kann, die 360 Ohm addieren sich 
zu dem Innenwiderstand der 3,3V Quelle.
Ich vermute also dass man das als sehr niederohmige Quelle betrachten 
darf wenn man den Vorwiderstand wegließe, sonst aber nicht.

Zum Abschwächer: Den kann ich also als Quelle mit 50 Ohm betrachten. 
Also kann ich das dann entweder terminieren mit 50 Ohm und bekomme 
R_g+(50||50)=523 Ohm und die halbe Spannung oder aber nicht terminieren 
und habe R_g + 50 Ohm. Dann baue ich in den Zweig mit dem ADR510 auch 
einen 550 Ohm Widerstand als R_g ein.

Was ich dabei nicht verstehe:
Der Abschwächer terminiert ja, also sind das 50 Ohm || zur Quelle. Aus 
Sicht des Buffers ist das doch dann auch 25 Ohm + R_g. Wieso aber das:

Achim S. schrieb:
> Wenn du die Terminierung
> weglässt und den Abschwächer einsetzt, dann sind es 499+50 = 549 Ohm

Ich meine man hat (Quelle || Dämpfer)+R_g, wieso brauche ich da nurnoch 
den Ausgang vom Dämpfer betrachten und nichtmehr was aus Sicht des 
Buffers "dahinter liegt" (die Quelle)?

Und dann gleich noch eine Frage:
Wie man bei einem OPV den Verstärkungsfaktor berechnet ist mir klar, 
aber wie geht das bei dem Buffer? Also ist das sowas wie R_f/R_g oder 
so? Und wenn vor R_g noch der R_Quelle sitzt, wieso spielt der da nicht 
rein, also das kann ja der Buffer nicht sehen dass das Quelle ist und 
nicht ein größerer R_g. Und wieso verwendet man 500 Ohm. Ist das frei 
gewählt und passt schon oder ist das so weil es R_Quelle * 10 ist?

[Achim S. (Gast)]

Gustl B. schrieb:
> Aber, weil am Shunt auch dann noch
>> 1V anliegt fällt darüber weiterhin 1V ab, das hat sich also nicht
> geändert.

Nö, so läuft das nicht. Wenn am ADR510 weiter exakt 1V abfallen würde, 
dann wäre sein Innenwiderstand 0 Ohm. Denn eine Stromänderung dI=10mA 
hätte dann eine Spannungsänderung dU=0V bewirkt. Und Ri = dU/dI wäre 0 
Ohm.

Tatsächlich ändert sich die Spannung am ADR510 ein ganz klein wenig, 
wenn 10mA weniger durch ihn fließen. Und diese kleine Spannungsänderung 
dU dividiert durch die Stromänderung dI ist der Innenwiderstand der 
Schaltung. (Du könntest auch sagen: die Steilheit seiner 
Ausgangskennlinie ist der Kehrwert seines Widerstands).

Gustl B. schrieb:
> Ich vermute also dass man das als sehr niederohmige Quelle betrachten
> darf wenn man den Vorwiderstand wegließe, sonst aber nicht.

Falsch vermutet: der Vorwiderstand liegt bei der Berechnung des 
Innenwiderstands parallel zum Widerstand des ADR510 (und ist damit 
völlig vernachlässigbar). Für die Berechnung des Innenwiderstand des 
Netzwerks ist es nämlich egal, ob der Vorwiderstand gegen 3,3V geht oder 
ob er gegen 0V geht (wo er dann offensichtlich parallel zum ADR510 
läge).

Gustl B. schrieb:
> wieso brauche ich da nurnoch
> den Ausgang vom Dämpfer betrachten und nichtmehr was aus Sicht des
> Buffers "dahinter liegt" (die Quelle)?

dafür sorgt der Hersteller des Abschwächers. Er baut ihn so, dass er in 
einem 50Ohm System sowohl am Eingang wie auch am Ausgang wie einen 50 
Ohm Widerstand darstellt. Und für die Betrachtung des Innenwiderstands 
ist es egal, ob diese 50Ohm gegen Masse oder gegen eine niederohmige 
Quelle gehen (siehe oben).

Gustl B. schrieb:
> aber wie geht das bei dem Buffer? Also ist das sowas wie R_f/R_g oder
> so?

Ja, sowas ist das, zumindest bei symmetrischer Beschaltung beider Pfade. 
Siehe auch S. 17 ff. im Datenblatt des AD8138.

Gustl B. schrieb:
> Und wenn vor R_g noch der R_Quelle sitzt, wieso spielt der da nicht
> rein, also das kann ja der Buffer nicht sehen dass das Quelle ist und
> nicht ein größerer R_g.

Klar spielt der rein, genau darum geht ja die Rechnerei seit gestern: 
für den Verstärker zählt der gesamte Innenwiderstand des Netzwerks vor 
dem Eingang zu Rg. Genau deshalb muss man ja den Innenwiderstand des 
Abschwächers berücksichtigen und z.B. dem ADR510 noch einen 50 Ohm 
Widerstand nachschalten (oder halt den Rg von 500 Ohm auf 550 Ohm 
erhöhen).

Gustl B. schrieb:
> Und wieso verwendet man 500 Ohm.

Weil der Wert passt. Ein Aspekt ist dabei tatsächlich, dass man die 
Quelle (50 Ohm) nicht zu stark belastet (siehe "Calculating the input 
impedance of an application" im DB des AD8138). Aber wer es lieber mag, 
darf auch 300 Ohm oder 1kOhm verwenden.

[Gustl B. (-gb-)]

Achim S. schrieb:
> Nö, so läuft das nicht. Wenn am ADR510 weiter exakt 1V abfallen würde,
> dann wäre sein Innenwiderstand 0 Ohm. Denn eine Stromänderung dI=10mA
> hätte dann eine Spannungsänderung dU=0V bewirkt. Und Ri = dU/dI wäre 0
> Ohm.

Ok das hatte ich jetzt vernachlässigt.

Achim S. schrieb:
> Falsch vermutet: der Vorwiderstand liegt bei der Berechnung des
> Innenwiderstands parallel zum Widerstand des ADR510 (und ist damit
> völlig vernachlässigbar). Für die Berechnung des Innenwiderstand des
> Netzwerks ist es nämlich egal, ob der Vorwiderstand gegen 3,3V geht oder
> ob er gegen 0V geht (wo er dann offensichtlich parallel zum ADR510
> läge).

Das verstehe ich einfach nicht. Der Innenwiderstand besagt doch wie 
stark die Ausgangsspannung zusammenbricht wenn ich eine Last anschließe. 
In dem Fall mit dem Shunt ändern sich die 1V tatsächlich kaum wenn ich 
die Last so groß (den Widerstand der Last so klein) wähle dass der Strom 
nicht die Begrenzung durch den Vorwiderstand "spürt". 0,3 Ohm heißt 
doch, dass ich an den Ausgang 0,3 Ohm gegen Masse anschließen kann und 
die Spannung auf die Hälfte einbricht. Wenn ich das aber hier mache geht 
die Spannung fast auf Null, eben weil ein großer Strom fließen müsste um 
die Spannung aufrecht zu erhalten, das kann er aber nicht wegen des 
Vorwiderstandes. In einem bestimmten Lastbereich ist also der 
Innenwiderstand der gedachten neuen 1V Quelle tatsächlich 0,3 Ohm, wenn 
ich diese aber stärker belaste, dann ändert sich der "Innenwiderstand" 
deutlich und es kommt der Vorwiderstand mit rein weil plötzlich der 
Strom eine Rolle spielt. Der Buffer hat vorher noch R_g, der ist relativ 
groß und somit die Belastung der Quelle gering, man kann also die 0,3 
Ohm annehmen. Aber die stimmen eben nur für den Fall mit geringer Last 
und sind kein fester Innenwiderstand.

Achim S. schrieb:
> dafür sorgt der Hersteller des Abschwächers. Er baut ihn so, dass er in
> einem 50Ohm System sowohl am Eingang wie auch am Ausgang wie einen 50
> Ohm Widerstand darstellt. Und für die Betrachtung des Innenwiderstands
> ist es egal, ob diese 50Ohm gegen Masse oder gegen eine niederohmige
> Quelle gehen (siehe oben).

Den Abschwächer hab ich mir mal ausgerechnet für -10 dB, das ist hier 
https://de.wikipedia.org/wiki/D%C3%A4mpfungsglied die Pi-Schaltung und 
R_1=71,2 Ohm und R_2=96,2 Ohm. Das passt auch mit den Werten die das 
Multimeter misst.

Achim S. schrieb:
> Klar spielt der rein, genau darum geht ja die Rechnerei seit gestern:
> für den Verstärker zählt der gesamte Innenwiderstand des Netzwerks vor
> dem Eingang zu Rg. Genau deshalb muss man ja den Innenwiderstand des
> Abschwächers berücksichtigen und z.B. dem ADR510 noch einen 50 Ohm
> Widerstand nachschalten (oder halt den Rg von 500 Ohm auf 550 Ohm
> erhöhen).

Ok, und sollte man passend dazu dann eigentlich auch R_f mit 549 Ohm 
nehmen?

Ich denke mir das gerade so wie im Anhang, die Quelle hat 50 Ohm, der 
Dämpfer sind R_2_1, R_1 und R_2_2, und danach kommt dann R_g.

[Achim S. (Gast)]

Gustl B. schrieb:
> 0,3 Ohm heißt
> doch, dass ich an den Ausgang 0,3 Ohm gegen Masse anschließen kann und
> die Spannung auf die Hälfte einbricht.

Das wäre auch der Fall, wenn du damit nicht den Maximalstrom überfordern 
würdest (was du aber tust). Solange du aber nicht an den Maximalstrom 
herankommst, gilt die Rechnung.

Also: wenn du 1kOhm außen anschließt (den Ausgang mit 1 mA belastest), 
dann darf die Spannung um 1mA*0,3Ohm=0,3mV einbrechen. Das ist die Folge 
des Ausgangswiderstands. Er ergibt sich aus der Steigung der Kennlinie, 
aber er gilt nur, solange du im linearen Bereich der Kennlinie bleibst 
(nicht wenn du 0,3Ohm als Last anschließt und damit mehr Strom 
abverlangst, als die Schaltung treiben kann).

Gustl B. schrieb:
> Aber die stimmen eben nur für den Fall mit geringer Last
> und sind kein fester Innenwiderstand.

Mit anderen Worten: er stimmt für den Fall, dass die Schaltung 
funktioniert. (Also auch für die von dir gedachte Anwendung). Wenn du 
die Schaltung überforderst (mehr als den maximal verfügbaren Strom 
rausziehen willst), dann stimmt dieser Wert nicht mehr - aber das 
beschreibt man gewöhnlich nicht mit "der Innenwiderstand ist seltsam" 
sondern mit "die Schaltung wird außerhalb des funktionierenden Bereichs 
betrieben und darf irgendwas machen".

Gustl B. schrieb:
> Ok, und sollte man passend dazu dann eigentlich auch R_f mit 549 Ohm
> nehmen?

kannst du machen, muss nicht sein. Ich würde mich auch etwas von 
praktischen Gesichtspunkten leiten lassen und 4 mal den selben 
Widerstand aus einem Gurt nehmen (was du halt in der 500-Ohm Gegend da 
hast) und dann bei einem nochmal 50 Ohm in Serie reinhängen.

Gustl B. schrieb:
> Ich denke mir das gerade so wie im Anhang, die Quelle hat 50 Ohm, der
> Dämpfer sind R_2_1, R_1 und R_2_2, und danach kommt dann R_g.

Ob dein Abschwächer ein pi oder ein T ist, weiß ich nicht. Die 
Widerstandswerte des Verstärkers passen jedenfalls. Die 50 Ohm unten 
ganz links sollen ja den Quellwiderstand darstellen, oder? (also nicht 
eine Terminierung auf deiner Platine). Dann müssten sie eigentlich längs 
in die Leitung gezeichnet werden und nicht als Last an die niederohmige 
Quelle. Aber der "Zeichenfehler" ändert nichts daran, dass der Rest der 
Schaltung richtig dimensioniert ist.

[Gustl B. (-gb-)]

Achim S. schrieb:
> Das wäre auch der Fall, wenn du damit nicht den Maximalstrom überfordern
> würdest (was du aber tust). Solange du aber nicht an den Maximalstrom
> herankommst, gilt die Rechnung.

Genau das meinte ich. Sonst ist der Innenwiderstand einer Quelle ja 
weitestgehend konstant. Da bricht halt die Spannung langsam zusammen mit 
steigender Last, hier ist der auch recht konstant für einen gewissen 
Bereich, ändert sich dann aber plötzlich sehr wenn man einen zu großen 
Strom ziehen möchte, mehr als der Vorwiderstand zulässt, dann addiert 
sich der Vorwiderstand dazu.

Achim S. schrieb:
> Die 50 Ohm unten
> ganz links sollen ja den Quellwiderstand darstellen, oder? (also nicht
> eine Terminierung auf deiner Platine). Dann müssten sie eigentlich längs
> in die Leitung gezeichnet werden und nicht als Last an die niederohmige
> Quelle. Aber der "Zeichenfehler" ändert nichts daran, dass der Rest der
> Schaltung richtig dimensioniert ist.

Stimmt, das war ein Fehler von mir, das ist ja eine Reihenschaltung aus 
idealer Quelle und Innenwiderstand. Na wenn sonst alles passt dann habe 
ich ja hoffentlich doch was gelernt. Vielen Dank für Deine Zeit!