Forum: FPGA, VHDL & Co.


Fragen zur Anwendung von CPLD & FPGA, VHDL, Verilog usw.

In diesem Forum werden englischsprachige Beiträge von EmbDev.net eingeblendet (Info). Englischsprachige Beiträge ausblenden

Betreff Autor Antworten Letzter Beitrag
Änderung einer Konstante, Cyclone III dommy 8
EmbDev.net Need example of Verilog design with control flow hidden Rajdeep Mukherjee 6
Eingang mit bestimmten Wert setzen Sascha 2
Microbalze LED und Switches an einem PLB Mirco 1
Xilinx Impact - FPGA Bitfile + MCU Program ins SPI Flash schreiben Valko Zapalko 6
Microblaze Endlosschleife Gustl B. 8
Vivado-Post-Synthesis Simulation liefert falsche Werte Empa 25
xgpiops.h vs. xgpio.h User 2
Ampelschaltung mit Coolrunner2 Tobias Reinhard 15
Signal auf bestimte Range von Port mappen Odatas 27
Lattice CPLD, Flipflop streikt M.K 7
EPM3064 JTAG Pins? Holm T. 2
FPGA: Spannungsversorgung => SMPS oder LDO Full W. 9
EmbDev.net testbench in vhdl-ams sebgimi 0
EmbDev.net Regarding 61850 implementation in FPGA varun maheshwari 5
PhysDesignRules:372 - Gated clock-Problem engineer_on_tour 5
Einfaches Register mit AXI Interface Student 6
CF Card Daten mit = 10MB/s schreiben hric 10
Microblaze mit Programm füllen Gustl B. 6
Device Tree unter Linux auslesen segfault (core dumped) 9
EmbDev.net library not found sebgimi 0
Verilog Reset im If-Zweig hans 2
Nexys3 / CY7C680 / EEPROM Allgemeine Fragen Alexander S. 5
EmbDev.net does vhdl accept this assignment of bits Amna Khan 3
EmbDev.net Receiving UART Michelle Nu 5
CLBs, Slices, LUTs - Verständisfragen Fellap 11
FPGA LCD MicroBlaze User 44
Frage zum Sparten 3A Peter Falk 36
Vererbung von Integer-Range bzw. Daten-Größen Marius S. 6
Speicher auslesen (eher grundsätzlich) pedelec 8
Altium Nanoboard 3000 Fehlermeldung "Unsupported Version of Altera Quartus II" Timo H. 2
Wie Algorithmus umsetzen? Mathias B. 25
data to ddr fehlgeschlagen zynq_gast 0
Stoppuhr VHDL code Max Lenz 12
Simulation von Spulen und anderen Bauteilen in Echtzeit HTI 12
maximale Xilinx CPLD clock Frequenz Reinhard J. 22
SW für Spartan3E Eval.Kit Peter S. 6
Einstieg in die FPGA-Welt Simon Nomis 11
Variable Wert aus Array zuweisen Michael Berger 15
EmbDev.net Help FPGA KIT trung le 1
Altera oder Xilinx für Hobbyanwender Fragender 22
Prozess mit kombinatorischer und getakteter Logik Marius S. 16
Versionsnummer / Buildnummer automatisch erzeugen Christian Armbruster 15
Frage zu Glitches bei Kombinatorik Josef G. 7
Voltage-Level Translator Reinhard H. 7
Waveshare FPGA Boards Andi K. 1
EmbDev.net Counter in verilog Nisarg Shah 0
xilinx Startup Options JTAG test Holger 8
RS-232 Sendemodul Johannes B. 12
EmbDev.net How to write the 125 Mhz frequancy in a testbench vhdl language Abdallah      10
Altera EP4CE10 Default I/O standard ./. 2