Forum: FPGA, VHDL & Co.


Fragen zur Anwendung von CPLD & FPGA, VHDL, Verilog usw.


Betreff Autor Antworten Letzter Beitrag
Spartan 6 / ISE etc. Michael 3
32 bit integer funkt nicht FPGA 6
Free 8-Bit Softcore mit System Builder Oliver Bründler 11
Was sind Relationally Placed Macros? Voltavi (u) 2
Quelle mit variablem Takt Schnulle 3
Update auf ISE 11.4 unter Linux Max 52
Stromverbrauch <1mA machbar? thomas 11
LowCost FPGAs welche gibt es? Schorschi 29
gibt es "lokale" Signale? Randy 6
Altium Designer & FPGA Achim F. 9
Quartus II, schematic Mattias 4
problem mit der TB: type mark expected in a subtype indication Arne Z. 4
dezimalzähler verilog Robert M. 4
EDK pcores in ISE automatisch nutzen möglich? Matthias Krüßelin 4
Altera Cyclone II Evalboard 2C20 J. S. 20
pmods gesucht: VGA + USB erweiterung für xilinx (+125khz antenne) Oli Ver 0
85MHz Clock für externes IC Johann 16
FlashFreeze Mode bei IGLOO FPGA mit internen Clock Flo 0
STimuli Testbench FPGA 14
Allgemeine Frage zu FPGA und VHDL U. B. 6
Volladdierer, Probleme mir Simulation chris 11
Frage zu Lauflicht Martin 2
Warum klappt diese Synthese nicht?! Steffen Hausinger 10
MACH230 wie programmieren? Holm T. 6
Mein eigener TFT-Controller Franz 23
FPGA Board kaufen oder selber bauen Tobias .. 13
Simualtion funktioniert nicht Max 1
Hilfe bei ABEL Problem, Tilde-Anweisung Bastelbub 2
Mal etwas Hardware: TPS75003 Max 2
Altera FPGA (Acex/EP1K) mit Xilinx Config-Prom konfigurieren, ist das möglich? Sebastian 3
Falls mal jemand mit Mentor Precision rumspielen will. Maik H. 1
Schrittmotor Regelung mit FPGA und Inkrementalgeber Christian Armbruster 4
Avalon Slave Read von HDL zu NIOS Druide 3
LCD an LCDTreiber anbinden 1981 1
Spartan 3e - ADC Tobi 15
programmierbare Bausteine HD_ 10
SYNC Word erkennen und daraufhin Event auslösen Andi 5
Problem im vhdl code Igor 10
[Video Controller] für ZWEI [Graphik LCD Panel] Oli Ver 2
Active Serial Mode liopleurodon 3
CPLD Stromaufnahme Christof Krüger 15
Logic Analyser mit Pollin CPLD Board befro 23
VHLD kontrolle durch Schematic Max13 7
Metastabilität und externe Chips Anguel S. 7
Problem bei Funktionsaufruf mit std_logic_vector Matthias G. 3
I2C-Core von Lattice (RD1005) Thomas 2
asynchroner up/down counter in vhdl Armin 21
Verilog UDLY Thomas Reinemann 4
Zwei Taktflanken synchronisieren chris 5
Xilinx Spartan3E DMA Mario Böhm 14
USB Schnittstelle + Firmware Update? Steffen Hausinger 10