Forum: FPGA, VHDL & Co.


Fragen zur Anwendung von CPLD & FPGA, VHDL, Verilog usw.


Betreff Autor Antworten Letzter Beitrag
Beschreibung einer State Machine VHDL-Anfänger 14
Modelsim Problem mit STD_LOGIC_VECTOR noeppkes 3
PIN-Zuweisung für GAL16 in ispLever Classic Olaf K. 43
Aldec Simulator findet MachXO Lib nicht Andi Z. 2
Fehler im VHDL-Quellcode Halberraum 30
komisches Verhalten des Simulators Andi Z. 12
ISE / EDK / VHD-File Kommunikation in / out? mboehm 1
FPGA Dienstleistungen anbieten DesignService 8
Spartan3 - DDR & LVDS nicht kombinierbar? Michael O. 22
FPGA Startet nicht aus Flash Laborsauron 1
spartan3a_dsp_spi_flash Peter M. 1
VHDL code auf das Board zu bringen Mario 3
SP601 Spartan 6/Tutorial/ Einstieg/ Hilfe :( Igor 3
Probleme beim erstellen der richtigen Funktionslogik Heiko B. 1
Fragen zu Nexys2 von Digilent Klaus 6
Simulation 16bit FIFO Andi 7
Bits vertauschen Dirk 15
VHDLfloating point package Tom 2
Optimierung durch mehrmaliges Synthetisieren? X. O. 4
Xilinx CPLD: Ohne Versorgungsspannung ist Ausgang auf HIGH? Harald 7
SPI slave mit FPGA? Steve 3
PSoC Starterkit video Review Antti L. 1
Xilinx Spartan 3 Displayansteuerung AKG 14
Passt das so AUDIO CODEC Raptor23 16
ISE findet package nicht Andreas 5
ISE kein Embedded Processor source file verfügbar Peter S. 0
Spartan3E bootet weder aus SPI Flash noch aus Platform Flash Andreas N. 14
Skallierung IIR Filter Michael 0
Abmaße Xilinx Spartan-3A Starter Kit Peter G. 5
LED direkt ansteuern Gast 4
Ubuntu 9.10 AMD64 und Impact wollen nicht Maik H. 2
Xilinx webpack 10.1 test bench waveform AKG 4
FPGA nach Powerup nicht selbe Funktion wie beim Flashen im Betrieb Der A. 26
Grafik auf VGA-Monitor ausgeben Tinky Winky 13
Schaltplaneingabe FPGA-Symbole Fpgakuechle K. 10
xps_iic Controller Peter M. 0
Problem mit IDDR2 und Schieberegister Andi 22
ISE erkennt FSM nicht Dirk 13
Wie lange spricht man von einem Peak Gast 6
Frage zur Benutzung von Block Ram in Actel Igloo Nano FPGA Steve 6
Uhr mit zwei unterschiedlichen Takten Phillip 19
Lattice ispLever / Aldec Active-HDL Blockschlatbild erstellen? Heiko B. 5
NIOS II/e ist jetzt frei Kest 2
Cyclone III und Konfiguration mit uC berndl 2
Problem bei Start mit dem Altera Cyclone III Starter Board Christoph __ 0
Xilinx Webpack 11 -> post route simulation + package Heiko L. 9
Nexys2 Board i/o Angus 2
Spartan 3E Grundlagen Sven 15
Modelsim 6.4b und Ubuntu 9.04 amd64 Mark 8
Mux in Xilinx Webpack 11.3 "RTL schematic viewer" Heiko L. 10
Integer to ASCII encoder Freshman 5