Forum: FPGA, VHDL & Co.


Fragen zur Anwendung von CPLD & FPGA, VHDL, Verilog usw.


Betreff Autor Antworten Letzter Beitrag
A > B, Bits werden weg synthestisiert B. U. 3
Led Matrix über DMX? ashley 1
VHDL Wishbone ROM generator Bernhard Mayer 2
Schematics von Spartan 3A-DSP 1800 Board Andreas 3
ML507 USB Verwendung Dom 0
Async. Reset braucht weniger Ressorucen als sync. Reset Martin Kohler 6
SRAM - wieso bekomm ich warnungen ? Michael Sauron 5
Xilinx Lizenz für TEMAC im Virtex 4 FX? Christian R. 5
FPGA FIFO-Werte auslesen Willi S. 4
Vista+ISE+Simulation christian 5
XIlinx Virtex5 Gigabit LAN Holger 3
Lizenz File für ISE Webpack 11.1 Hans-Werner 6
Ungereimtheiten beim Xilinx xps_mch_emc_v2_00_a 1660ES 2
Vertriebsadresse für Xilinx System Generator gesucht Hans-Werner 2
SPI Takt aus FSM Matthias 10
Xilinx Spartan-3E USB-Treiber wird nicht erkannt Dungeon Keeper 4
Altera SPI-Core -> Master liest Slave Gast 2
Wie Spartan 3E mit JTAG konfigurieren? Jochen 12
[XST] Immer ein Bit zu breiter Multiplizierer verwendet dito 3
SPI mit Virtex4 und Linux Paul 3
VHDL BMP-Testbench Kest 29
Programmierung USB Chip CY7C680013A Newbe Gast 26
Wie schnell SPI-CLK samplen? Gast 19
wie groß muß das CPLD ungefähr sein ? Stephan Henning 55
Registerzuweisung mittels C auf einem ML507 Dom 0
Anfängerfrage zu Schieberegistern bzw. FFs Chris 19
"Assign package Pins" - ISE9.2 J.H. 3
FIFO Anfängerfrage Gast 3
MICO32 - Probleme mit 32Bit GPIO Reini 7
Digilent SPARTAN 3E 100k System Board BASY Kit Tishima 2
File einlesen (bisher über package) Simon 1
ise 6.3 behavioral simulation J.H. 7
Exceptions (Interrupts) von Microblaze in C-Code behandeln klaus 0
Steuerbit-Erkennung Tobi 2
MEN Mikro - Wishbone Bus Maker Tool nurel 1
Rechenfehler mit unsignd und integer constante 123 1
DDR-Input in Spartan 3 nutzen Christian H. 14
Modelsim XE: keine Anzeige des Datei-Status Christian R. 0
Xilinx Demo Board Dom 1
ISE Project Navigator kaputt? dito 3
VHDL PCI Master IP Core nurel 8
Koeffizient berechnen Mike 7
Adreßgenerierung bei DDR-SDRAM ohma 3
zugriff auf NPI Interface matzunami 18
verständnisproblem digitaltechnik Vereinfachung newbee 8
Problem ISE download Chris 3
Xilinx ISE - Synthese/Implement Optionen speichern? Martin Kohler 11
Minimum Timing Gast 4
FPGA steigt aus! jason123 4
Algorithmen in VHDL Clemens N. 6
Signale mit generate erzeugbar? Hardware-Beschreiber 7