Forum: FPGA, VHDL & Co.


Fragen zur Anwendung von CPLD & FPGA, VHDL, Verilog usw.


Betreff Autor Antworten Letzter Beitrag
SRAM reagiert nicht Michael Sauron 6
unterschiedlicher Takt NIOS <-AVALON-> Logik AL_JA 6
Der oder das FPGA? Timo 6
clocks in lattice ecp2 Bernhard P. 11
Unterschied IOBM/IOBS Xilinx OBUFDS Problem 1660ES 5
Procedure mit verschieden langen Vectoren Martina M. 2
LVDS, DDR-FF Problem Xilinx John-eric K. 1
CVSD Encoder in Fixpoint Hans-Werner 2
ISE Webpack 11 - Testbenchprobleme Tobias 19
Zuweisung von Signalen unterschiedlichen Typs dito 16
Fehler in ISE Webpack 11.1 Mani 0
While Schleife Synthetisieren oder umgehen Stefan K. 6
Final State Machine jochen 10
Anfänger: VHDL Synthese: Counter Chris 8
JF Flipflop Toggel erdnuss 2
T-FlipFlop bzw. JK im GAL hmpf 6
Problem bei Addition auf std_logic_vector Peter 4
Xilinx Spartan FPGA: SPI chip select geht nicht klaus 2
Suche Designs für Virtex-5 FPGA Jens Heyen 8
Falsche Signalausgabe im allerersten Takt! Oliver 9
Reihenfolge der If-Anweisung in einem Prozess Tom 6
Zweidimensionales Array initialisieren dito 2
Verifikationsplan Peter 19
Versionsinfo in Design unterbringen TheMason 16
Eingangswiderstand Virtex4 GPIO Stefan N. 4
Hilfe! VHDL Problem micky 1
Signalteiler Hans Lang 15
Signalsequenz speichern Hi 3
Kann man mit Impact SPI-Flash programmieren? klaus 12
BRAM - Disributed RAM Gast 8
Xilinx Synthese nur bestimmte Gatter ? Charakterlos 17
Xilinx SDK Projekt von 10.1 auf 11.1 portieren Andreas N. 3
Xilinx Platform Studio: Wo C Startup code? klaus 9
HILFE! Problem mit VHDL-Projekt JUMH 2
Xilinx Ise Webpack 10.1 Hans Lang 14
Spartan 3: Anfängerfragen SSI 13
CPLD - Leistungsermittlung so okay? Marcus B. 10
Altera SOPC Builder Fehler bei eigener Komponente Josh 1
xc9572 Programmer, welcher, woher? ajax 8
EmbDev.net PS/2 Interface Martin 5
Testsendermit FPGA Frank 3
Spartan3E und SUMP.ORG Logic Analyser Probleme bei der Synthetisierung Wolfgang Meyerle 14
USB-Device von opencores Volker Sagichnet 17
übertragene bits über FSL Mari Gross 7
Anfängerprobleme mit Mico32 Reini 2
Aus BIDIR wurde OUT paul 4
Counter realisieren Tillt Tillt 25
"ERROR:Xst:2035 - Port <m_clock> has illegal connection. Port is connected to input buffer. Oliver 5
Spartan 3S500E Starter Kit: Blinkende Power-LED? Michael E. 2
gal als codeschloss Wilhelm Heinz 3
Anfänger!LED unter verilog zum leuchten brinegn! Charles Darwin 4