Forum: FPGA, VHDL & Co.


Fragen zur Anwendung von CPLD & FPGA, VHDL, Verilog usw.


Betreff Autor Antworten Letzter Beitrag
D-Flip Flop Dateneingang Chris 2
Kommunikation Mikrocontroller <-> FPGA Koblenzer 10
Hilfe bei VHDL Projektidee Sebastian 8
Aus dem Datenstreem Clock extrahieren Peter 11
hilfe verschachtelte if statements Plau Sein 2
Daten zwischen zwei Clockdomains austauschen Martin W. 14
VHDL Quellcode für einen Slave am VMEbus Michi 1
Bezugsquelle für USB-JTAG Programmieradapter Max 6
UART mit ATMega32+FPGA Dimi S. 2
Frage zu Register aus D FF Xris 8
Pegelwandlung 2.5 auf 5V Nobody is perfekt 1
Statemachine: Fallende Flanke Xris 2
Problem mit Testbench shockwaverider 4
Fehlermeldung mit unsigned Andreas Hutstein 11
process immer laufen in VHDL Plau Sein 13
Taktung und Stromverbrauch Philip Kirchhoff 3
Welches Verhalten wird hier simuliert, dargestellt ? K.D. 7
Interger speichern? Xris 3
ise 9.2 Cpld Xilinx coolrunneropfer 5
Genauigkeitsproblem Philip Kirchhoff 24
VCCO Spartan Familie Jonas 10
ModelSim: Update nach Codeänderung? Xris 9
GAL / CPLD 8 Pins Torben 3
bidirektionaler MUX Matthias 3
Problem mit modelsim fresh 14
.und wieder DRAM/SDRAM/DDR-SDRAM Koblenzer 4
ORCAD PLD eine hardware description language für Gals? my name is nobody 6
Probleme beim Laden vom Design Dennis 3
EDK Software Debugger funktioniert nur sporadisch Sebastian 0
Oversampling, Taktrückgewinnung Gast 8
LPM_Latch: Reset bei Start? Xris 4
Statemachine hängt sich weg Daniel 19
Atmel's CAP-9, eure Erfahrung af 0
Xilinx Spartan 3AN StarterKit Koblenzer 4
TG68 - Ab sofort 68000 als Open Source! TobiFlex 2
Quartus 7 downgrade auf Webedition Johannes T. 4
Software Defined Radio SDR auf Spartan 3E Board tom 15
LPMS und reinen Code mischen? Xris 0
Modelsim SimPrim - Compile Error Max 1
schieberegister mit spi und isplever Fabian Riß 1
Was bewirkt das hier? Jan 1
CPLD Taster intern entprellen Jens 18
Signal will be lost - Fehlermeldung Manuel 1
ISE Multiplizierer Spartan 3A Philip Kirchhoff 5
BCD-to-Decimal Decoder Peter 2
Testbench:Zugriff auf int Signale per Testbench Source Code FPGA-Fragender 5
FPGA Dimensionierung Samuel Schmidt 7
Xilinx XC9500 Macrocell Power Mode setzen ARM-Fan 2
Interne Zähler realisieren Paul 2
3 Sensoren in ein Register Moe 12
CPLD selben Pin als Input und als Output verwenden Sebastian 3