FPGA, VHDL & Co.

Neuer Beitrag

Fragen zur Anwendung von CPLD & FPGA, VHDL, Verilog usw.

In diesem Forum werden englischsprachige Beiträge von EmbDev.net eingeblendet (Info). Englischsprachige Beiträge ausblenden
Filter
Lattice Xilinx Altera/Intel FPGA VHDL Taktung
Betreff Autor Antw. Letzter Beitrag
port map schlägt "Illegal sequential statement" fehler aus bei VHDL Robert 2
FPGA Board eine Empfhelung Ja Da 6
Xilinx Block Design - Für und Wider A.X. 6
Effizentes Moving Average Filter Patrick B. 13
Erfahrungsbericht Pins hochohmig schalten Fpgakuechle K. 20
VHDL-Vergleich eines vectors mit einer Konstanten Schroeder 7
Timing Warnungen, was dagegen tun? Matze 4
Xilinx Virtex 5 FPGA evaluation board needed EN Nikolaos Athanasios Anagnostopoulos 6
Wie programmiert mann dass? Matze 7
Multidimensionales Record als Port? BoLlman 4
Clock-Output aus MMCM Daniel K. 9
Grosse Verzögerung von Valid-Signalen Patrick B. 12
Spannungs Messung auf FPGA Dev Board Alexander K. 2
zwei PLLs mit leicht unterschiedlicher Frequenz erzeugen? pleung 20
Clock Buffer Verstaendnisfrage Guenther 4
Universell programmierbarer DDS-Funktionsgenerator H. G. 38
Clock generieren mit FPGA Dave 11
Aufgezeichneter Signalablauf in VHDL nicht nachvollziehbar? Matze 6
Anfänger braucht mal einen Denkanstoß (DE0-nano, SDRAM, NIOS, VGA) Christian G 3
VHDL Verilog mixed: Boolean generic? Patrick B. 3
Verilog. Unterschiedliche Zuweisungen. Blocking - vs Non Blocking Assignments. = oder <= A. Schneider 4
Removing Latches EN Rob 5
Async DRAM TTL Logic in CPDL XC9536XL Problem - ratlos AppleII Enthusiast 40
Xilinx MIG 2.4 richtig beschalten Matze 2
Passt diese SDR Board für meinen Zweck? Hamburger 6
Welche Aufgabe hat die pll.v in Verilog beim MIST-FPGA ? peter 8
Verständnisfrage: Wie kommen große Routingdelays zustande? Hans 11
Rechnen mit signed und integer Marc M. 12
Welches Quartus Webediton soll man runterladen? peter 9
uart fifo full EN Anan Hasasneh 3
Structural Model for 1-Bit ALU , VDHL code EN Anna Noukou 2
Ethernet-Switch und unterschiedliche Datenrate Tim 4
FPGA und mal wider so eine "Ist Ding xyz das richtige für mein Vorhaben" Frage Christian G 9
VHDL Simulator für Raspberry pi Peter M. 13
I2S Schieberegister Daniel K. 9
State Machine mit 2 Clocks Bege 9
Verhalten mikroskopisch ok, makroskopisch komisch Gerald M. 6
AD-/DA-Wandler mit unterschiedlichen Taktdomänen? Johann 0
Eine entity mehrere components? Guenther 5
FPGA Vhdl Lauflicht (variable Geschwindigkeit) edneti 16
vhdl program of a digital clock & who have ideas to add button pls EN Saif Sabkhi 3
Effiziente 1.2V-Generierung P. K. 7
comparison of two unsigned std_logic_vectors EN Farzam 3
Vorausetzungen in FPGA Sascha W 14
Programming a counter? EN Jessica Bobowski 12
Logic array Blöcke cpld Joe 1
4Bit Multiplikator aus 2 3Bit Zahlen tim_boc 11
Hardware-Software Partitioning on FPGA for communication receivers and network switches (webinar) EN Jegan 0
VHDL: Port map with std_logic_vector EN LiZhen Li 2
Zahlenraum begrenzen Peter Zz 7
VHDL - 10% duty cycle EN Sen93 2