Forum: FPGA, VHDL & Co.


Fragen zur Anwendung von CPLD & FPGA, VHDL, Verilog usw.


Betreff Autor Antworten Letzter Beitrag
Maximum combinational path delay: No path found Anfänger 3
Machbarkeit SG-Emulator mit FPGA? Steffen Hausinger 19
Ausgaenge schalten nicht im Simulator SiO2 7
Bride of Monster FPGA Board Cyrex 13
Gray code arithmetisch Rechnen? René D. 7
Zeichenprogramm CPLD? Andi 7
Probleme mit undefinierten Bits in STD_LOGIC Vektoren Klaus Kanone 5
Spartan 3AN: Ärger beim Download Philipp H. 7
FPGA state machine SPI Problem Steve 2
Anfängerfrage: Übertragung starten M. P. 6
EPROM 2716 durch CPLD auslesen? Hubschrauber 11
Unterschied: Signed - Unsigned Michl 6
SDRAM Interface DE1 Board Sebastian 3
Impulszähler für vhdl? Marcel B. 6
[suche] VHDL-Dokumentationssoftware Christian Schleiffer 18
8x8 LED Matrix Controller gesucht Bianka 8
Verbindung Virtex5 <-> PC, PCIe oder S-ATA Valko Zapalko 25
Abel, 8bit decodieren auf drei 7 segment anzeigen Andreas 0
constraints bei asynchroner Übertragung R. Kegesch 3
Quartus VHDL error 10821 Thomas R. 4
Zustandsautomat,vorherriger Zustand Igor 11
Xilinx Spartan 3 - Impact Boundary Scan schlägt fehl, Boards evtl. defekt? basti1984 11
Ethernet Problem D. I. 0
CPLD oder FPGA Bitinvertierung Christian S. 4
dsp builder, Audioschnittstelle Alex K. 0
soft-FPU im FPGA oder coprozessor? Daniel G. 33
D-Flip-Flop mit 320MHz schalten Johann 40
SRAM als DualPort Ram Verwenden Sebastian 1
Interface für Character-LCD Modul Andreas G. 7
EmbDev.net Xilinx Spartan 6 dev kits? Matt Whalen 0
Einsteigerproblem: Ersatz für "Testbench Waveform Editor" in ISE11 Max 2
400MHz ADC mit Spartan 6 Sebastian 19
Spartan 3AN Constraints Problem André D. 4
ISE Schematic: nur ein Bit von UCF-Bus verwenden Maik F. 6
Quartus II / Block-Editor (Anfängerfrage) Alex P. 2
Maximaler Takt: CPLD Xilinx XC 9536-15 Michael G. 12
Wishbone für den Picoblaze?? HB 3
Suche Elektor FPGA-Modul + Experimentierplatine Ronald Schmidt 0
SPDIF Sound Delay per FPGA Marc Z. 7
Signale transportieren Crouch 7
Interne Signale Simulation iggypop 3
Variablen zusammenfügen Rene Dabernig 3
kleiner FPGA im WL-CSP Jankey 6
Wie kann ich altera_up_avalon_ps2 in Quartus II v9.1 nutzen? Peter H. 9
VHDL: Signal um beliebige Takte verzögern Till F. 10
Sinus Micha 17
Geschwindigkeitsvorteil Virtex6 zu Virtex 4 und Evalboard A. W. 10
mehere Archi/Entity Crouch 1
Programmierung S3AN Bernd G. 2
Anfängerfrage VHDL Anfänger 8
inrush current T.S. 5