Forum: FPGA, VHDL & Co.


Fragen zur Anwendung von CPLD & FPGA, VHDL, Verilog usw.


Betreff Autor Antworten Letzter Beitrag
(VHDL) schlechtes Design, oder nicht?! Maik Ritter 16
ISE 6.3i und fehlenden FPGAs noname 5
Webpack 9.1 -> Synthese läuft nicht Μαtthias W. 2
TypConversionsproblem INTEGER -> STD_LOGIC VHDL Freak 4
Bit setzen ohne Takt alex 4
VHDL FSM ThomasM 1
Problem mit Vektorbreite in VHDL Larry 9
Xilinx XC3090 mit ISE????? Fabian 5
Was ist ein Keeper? alex 3
SPI Interface Marvin 7
VHDL / case Mathias B. 11
VHDL Code als Gattermodell darstellen ISE??? Jörg 4
eigene Daten/Steuerregister erstellen noname 11
Programmprobleme Register CF Karte auslesen hi 12
Bhv von Ethernet PHY Johannes S. 0
Fehler in ChipScope? Signale zeitlich verschoben Christoph 0
Simulation mit FMF-Libs Tom 3
Einfaches Parallel-Interface noname 5
8 bit CPU in Spartan 3 mit 200,000 Gates psihodelia 3
Quartus II und VHDL (ich bin verwirrt) Maik Ritter 11
VHDL Syntax Peter 2
DE1 Board geeignet?? Michael Stumpf 11
Taktsynchronisation Kim Nagel 4
Problem mit dem xcf04s Flash alex 3
Matrix in VHDL Paul Jensen 2
Über das Verwenden "fertiger" Komponenten Stefan Hanke 20
Sparten 3A FPGA - Board für Dummys. Suche Einstiegspunkt Thomas 3
DMA per IPIF Christoph H. 4
Anzahl Blockrams sind begrenzt was tun ? FPGA-Fragender 1
Spartan-3E-Starter-Kit vs Cyclone-II-Starter-Kit bob 2
Generelle Frage zu CPLD's WASTL 9
Generics per Tcl-Skript (Modelsim) Johnsn 2
2 processe verbinden noname 1
Problem mit XMD/Software-Debugging TechInfo 0
Seriellen Datenstrom mit FPGA einlesen Gast 7
Einsatz von Testbenchs unter Quartus G. B. 0
Synthese möglich? Beginner 1
Brainstorming: Eine Menge Bits zählen Hans 3
120 Mhz clk; extern über Oszillator vs int. Taktverdopplung FPGA-Fragender 7
Probleme mit Status Register Compact Flash Hi 0
Frage zu clock'event Alex H. 5
Die geniale Welt der FPGAs Martin 7
CLK'event ohne CLK = '1' zulässig Bastler0815 2
Anfänger mit problemen Alexander Hauser 4
Altera Bausteine als Privatmensch kaufen Claude 0
Virtex II oder doch Virtex II Pro??? I²C-Freak 4
Spartan 3E Auguste Chindji 3
Quartus 7.0 ist da ! Thomas 12
VHDL Anfängerproblem: Werte zwischen Prozessen austauschen Bastler0815 5
Spartan 3 und JTAG Dietrich 1
CPLD 95xxx o.ä. als digitaler Tiepass nutzbar ? Chris 20