Forum: FPGA, VHDL & Co.


Fragen zur Anwendung von CPLD & FPGA, VHDL, Verilog usw.

In diesem Forum werden englischsprachige Beiträge von EmbDev.net eingeblendet (Info). Englischsprachige Beiträge ausblenden

Betreff Autor Antworten Letzter Beitrag
IORD_ALTERA_AVALON_PIO_DATA(BASE) benutzen? Max K. 2
I2C generiert sofort Stop-Kondition? Isabelle 10
Queue in VHDL möglich? Daniel C. 8
EmbDev.net Verilog with FSM Rytis 2
Störgeräusche bei Bluetooth Modul L. Beier 5
EmbDev.net FPGA - DL & ML jimmy 0
Unknown identifier vlbit_1d Michi 2
Alternative zum HDL-Designer Berater Nummer 8 10
'Hochohmig' in der Simulation Burkhard K. 21
EmbDev.net FPGA Tasks to do Jnine 2
"ZynqBerry" Plattform Vancouver 6
Xilinx Vivado 2016.02 ohne promgen Andre 3
EmbDev.net VHDL instantiation in modelSim Hareesh Mohanan 10
EmbDev.net MAC architecture (adder / accumulator) 16 bits Pollyana 4
Quartus Prime Light Gustl B. 11
Partial Reconfiguration bei Xilinx 7 Series, State erhalten Markus 3
EmbDev.net verilog code for vending machine for given document vamshi 2
Ausversehen Bit-Counter optimiert - Kann nicht erklären warum es funktioniert Kai 14
benutzt ihr noch sram zu Gast 18
Debug Hilfe benötigt bei Mixed Language Modul Alexx 10
Ersatz für FPGA board Terasic DE 0 Nano gesucht Peter B. 17
XILINX CPLD Programmieren Andreas Richter 26
XILINX-FPGA - Evaluation Module für Beginner Felix 2
EmbDev.net VHDL coding Register assignment Hareesh Mohanan 3
EmbDev.net Artificial Neural Network in FPGA Andrzej Borucki 3
EmbDev.net What is pin of primary clock in Lattice XP2 ? Mikas Petrauskas 1
Quartus die selben Wörter markieren (wo einstellen?) Max 3
Zugriff auf das N-te Bit eines jeden Vector eines Arrays (VHDL) Viktor B. 4
Xilinx XCR3064XL - inputs immer high Alexander U. 2
unsigned multiplikation: Ergebnisvektor kürzen? Stephan Köhnen 7
AVR ISP Protokoll herbertT 7
Vivado timing loop herbertT 6
Synchroner Reset vom Flip Flop wird nicht verwendet Sebastian V. O. 12
Xilinx Arty Board Pin Assignment laserman 3
EmbDev.net FPGA gpio pin Hareesh Mohanan 4
EmbDev.net Findign max value in continuous data stream Macellan Macellan 3
Synchroner binärzähler der bitbreite n, synchron rücksetzbar Christian 3
automatische testbenchgenerierung in Quartus Prime toko 11
Core8051 für A3PE Starter Kit Ralph Ruby 4
Timing Constraints bei Altera für IOs und PLLs erzeugen Videoexperte 1
Vivado Simulation - Verzeichnis für File zum laden René D. 2
Counter in FSM zählt nach synthese falsch Stephan Köhnen 20
SRAM des Lattice Ice 40 als SPI-Slave über Mikrocontroller Konfiguriere Entwickler 3
Shared eMMC (FPGA als zweiter Host) P. K. 7
Nios II UART-Interrupt lässt sich nicht registrieren Sascha Langener 0
JESD204b Subclass 0 unter 1 Gbps Bernhard D. 6
Verdammt ineffizienter Code? Viktor B. 14
EmbDev.net FSM: a state gets latched Daniel 1
EmbDev.net How to get current time in FPGA? LisaLLLL 4
SD card controller Test Projekt Christian G 9
Software f. Mach111 Holm T. 9