Forum: FPGA, VHDL & Co.


Fragen zur Anwendung von CPLD & FPGA, VHDL, Verilog usw.

Englischsprachige Beiträge einblenden (26)

Betreff Autor Antworten Letzter Beitrag
Verilog blocking assignment vs wire tobias 6
Alternativen zu VHDL und Verilog S. R. 83
Verilog-Simulatiion mit Verilator Vancouver 10
Probleme bei Verilog Aufgabe esperado 5
Register Wert einem Wire zuweisen in Verilog verinoob 14
Verilog: Vereinfachung von Auswertung parameter? Nick M. 8
"Asynchroner Addierer" in Verilog (noob alert) Nick M. 17
Verilog array-werte vordefinieren/aufzählen Frank23 3
[verilog] vector or verknüpfen Marco S. 6
2 Dimensionales Array in System Verilog Bliad B. 3
Verilog nach 74xx Gustav 7
Verilog Standardliteratur Anon 7
Verilog bedingte Zuweisung freduardo 12
vhdl zu verilog konverter René D. 5
Verilog: Clock-Generierung unterbrechen Fry 1
2 Dimensionales Feld von Konstanten werten mittels verilog verilog_2dim 3
Verilog Frage zu Vektoren Mampf F. 4
Frage: VHDL <-> Verilog Umwandlung oder Gemischte Verwendung Haydar B. 10
Verilog: Zugriff auf Variable vor ihrer Definition Sigi 2
Makefilegenerator für Verilog? Duke Scarring 13
Verilog: blockierende vs. nicht blockierende Zuweisungen Ralf 2
Verilog Reduction AND freduardo 4
PYNQ -nur für die, die kein VHDL/Verilog können? Emil G. 6
Verilog attribut "keep" in Quartus Martin O. 2
Quartus: Datum der Synthese ins FPGA (Verilog) Martin O. 7