Forum: FPGA, VHDL & Co.


Fragen zur Anwendung von CPLD & FPGA, VHDL, Verilog usw.


Betreff Autor Antworten Letzter Beitrag
Maximaler Takt: CPLD Xilinx XC 9536-15 Michael G. 12
Wishbone für den Picoblaze?? HB 3
Suche Elektor FPGA-Modul + Experimentierplatine Ronald Schmidt 0
SPDIF Sound Delay per FPGA Marc Z. 7
Signale transportieren Crouch 7
Interne Signale Simulation iggypop 3
Variablen zusammenfügen Rene Dabernig 3
kleiner FPGA im WL-CSP Jankey 6
Wie kann ich altera_up_avalon_ps2 in Quartus II v9.1 nutzen? Peter H. 9
VHDL: Signal um beliebige Takte verzögern Till F. 10
Sinus Micha 17
Geschwindigkeitsvorteil Virtex6 zu Virtex 4 und Evalboard A. W. 10
mehere Archi/Entity Crouch 1
Programmierung S3AN Bernd G. 2
Anfängerfrage VHDL Anfänger 8
inrush current T.S. 5
Digitale Frequenzweiche Sven K. 11
Auslesen von Daten Karl 4
procedure read() Karl 1
Bereichsabfrage in Case Stefan123 22
FPGA + HDMI + Bachelor-Arbeit suho 10
locked EmbDev.net Need Help:VHDL Model & Synthesis of Traffic Light Controller Jimmy Chia 2
kostenlose Entwicklungsumgebung Alex P. 12
Drehencoderauswertung aus Wiki-Beispiel gibt zu viele Schritte aus Klaus 3
Tool für formale Spezifikation herbert 1
parametrisierbarer Binärzäher Chris 14
Einfache Schaltung mit PALCE22V10H - Wie? Manfred S. 5
counter vhdl inga 15
verilog und zugriff auf sram (delays erzeugen) gast1 4
nec protocol fpga 7
Arrays vergleichen Dirk 2
Daten in flash speichern und abrufen? Igor 45
Problem mit FSM Commtel @msn 16
NCO im FPGA realisieren New I. 14
ISE WebPack Installation.welche kreuze entfernen Mo EKEK 1
Flanke,Enable, Anfängerfrage Matze 2
Spannungsspitzen in VHDL eliminieren Rainer 46
Video Framegrabber: Frage zu MPMC/DMA SteKu 5
Vorkenntnisse zum FPEG Start Mike 13
NIOS II Inbetriebnahme Probleme Count Binary Manuel 0
Fehler bei beim Implementieren bei ISE Jochen 4
Nios II Compiler Fehlermeldung Simon 2
VGA-Signal 12-bit oily 5
Custom Instructions - Parameterübergabe Student 2
FPGA-Entwicklung unter Linux Odic X. 36
Testbenches/ucf erschlagen 5
500MHz ADC Board Johann 21
XUPV5 Ethernet D. I. 2
Flanke vom Signal erkennen M. 62
Taktverschiebung VHDL_Neuling 5
Asynchrone konvertierung von MDA nach VGA Fabian S. 11