Forum: FPGA, VHDL & Co.


Fragen zur Anwendung von CPLD & FPGA, VHDL, Verilog usw.


Betreff Autor Antworten Letzter Beitrag
Fehler bei testbench Hans Schulz 3
Timing Analyse lückenhaft oder Speedgrad Angabe falsch? Fpgakuechle K. 4
Warnung bei Statemachine (Synplify / IspLever) Andi Z. 8
Verilog Model und QUCS Simulator? Lothar Behrens 1
Nexys2 und LVDS Sebastian B. 3
Xilinx ISE Webpack 11.1 Linux <<windrv6.ko - Problem>> min 8
bit in vectore umwandeln inga 9
Ein kleines Problem mit VHDL Der Besucher 6
Board-Combo fuer Host (USB/Eth)--uC-Board--FPGA berndl 5
Takt herunterteilen Küchenhilfe 20
Verilog Zuweisung René D. 19
Merkwürdige Fehler beim Fit (ISE 11.1) Läubi .. 3
Synthese nach "Cleanup Project Files" Philipp H. 1
signal zwar in simulation, aber nicht auf hardware Andi Z. 3
IC gesucht fuer 3.3V signal Mark W. 6
Spartan 3A Starterkit und RAM über 40 Pin Expansionsleiste? Lothar Behrens 0
Grundsätzliche Frage zu FPGAs Max_F 13
Mal wieder ein toter Spartan Andre Z. 48
15V Relais per FPGA schalten Atze 7
LED Matrix : Zeilen - und Spaltenmultiplexing Bianka 6
Dual Ported Ram Fresh 14
LVDS -> TMDS IC gesucht Sebastian B. 0
Bit auf '1' setzen VHDL'er 10
Geringe Optimierbarkeit erzielen B. G. 26
Welche TimeQuest Constraints brauche ich noch? Stefan 8
webpack 10.1 Carlos Josef 9
FPGA, Spannungsversorgung von USB und Netzteil ILoveSpeccy 5
Laufzeit einer Komponente matzunami 5
Ethernet chip rtl8201cp und TXDE Signal (MachXO) Andi Z. 1
EmbDev.net TDM TO ETHERNET CONVERSION POSSIBLE ON FPGA?? Mohammad Irfam 0
.COE FILE BEI ÄNDERUNG KEINE ÜBERNAHME? Igor 2
Nios II/e Mikrocontroller GastGast 1
use IEEE.STD_LOGIC_1164.ALL; use IEEE.NUMERIC_STD.ALL; erschlagen 19
Frage zu VHDL Programm Karl 9
PALCE22V10H-25SC/4 - Welche Pins zum Programmieren nötig? Manfred S. 6
xilinx ISE new source wizzard alex 1
Spartan 3E Starter Board USB Probleme Anguel S. 9
Operator überladen Crouch 4
std_ulogic_vector freak 0
Vergleichsproblem Denis 2
Frequenzteiler 1:1000 Martin Spider 12
nicht verwendete pins auf 0 setzen (lattice ispLever7.2) Andi Z. 15
einstellbares Taktverhältnis theo 11
Xilinx ISE Webpack 11.3 kann keine Projekte mehr öffen Xenu 3
Xilinx ISE / Impact problem Michael I. 3
Umwandlung und Erstellung von Q7 bzw. Q0.7 in VHDL Torben Gliem 10
EmbDev.net Sequence detector Javier Fresneda 0
Verständnisproblem: Variablen in Prozessen Karl 14
AD9238/48 DUAL ADC Guest 3
16bit -> 8bit Wandlung mit Taktverdopplung Marcus W. 11
EDK Cores fuer das S3ADSP Video Starter Kit Gast 0