Forum: FPGA, VHDL & Co.


Fragen zur Anwendung von CPLD & FPGA, VHDL, Verilog usw.

In diesem Forum werden englischsprachige Beiträge von EmbDev.net eingeblendet (Info). Englischsprachige Beiträge ausblenden

Betreff Autor Antworten Letzter Beitrag
SPI auf de10 nano - LTC Arduino header ? Geldesch B. 2
Zynq LVDS mit 3.3 V Volldepp liest das Datenblatt nicht 4
spartan6 flashen Patt :. 21
Bus treiben mit/ohne zusätzlichen Bustreiber IC stiller Leser 12
EmbDev.net Overriding attribute LOC yasoua 0
Xilinx FPGA Power - MMCM Gustl B. 8
Lattice MachXO2, SPI, Programming Mode, Transparent, Offline, BACKGROUND_RECONFIG Ma K. 0
Anzahl Taktzyklen für Multiplikation VHDL Newbie 17
[GHDL] Multi-driven Net - Warnt GHDL hier? Johannes K. 26
syntax error bei Lattice Diamond April206 13
Shared Memory Interface Controller für LPDDR3 Tim T. 5
EmbDev.net Bus Avalon interface Electronica71 E. 1
sram: adress controlles, OE controlled stiller Leser 5
Speichercontroller RAM Gustl B. 8
EmbDev.net vhdl code for stuck at faults sreeram sam 11
Neuronale Netze in FPGAs Vroni M. 9
EmbDev.net The port [clk_ch1_p_i] doesn't exist in the design Yas 2
Serielle Ausgabe (VHDL) Tim T. 22
Coole FPGA Projekte FPGAfan 75
Code Problem in C Eclipse NIOS Geldesch B. 14
Design von Mentor HDL Disgner in Vivado simulieren Marie 1
NIOS 2 Zugriff VHDL ohne Avalon ? Geldesch B. 7
EmbDev.net Serial/parallel converter VHDL Giuseppe R. 11
QUAD-SPI ARTY7 Developmentboard Erik M. 7
Seltsames Verhalten, Flanke wird nicht erkannt?! Gustl B. 17
Hilfe! Test fuer ice40hx8k lattice evalboard Amir D. 0
FPGA Neopixel Implementierung Hirosh D. 9
GreenPAK FPGAs Nutzer 18
n Bit Decoder rekursiv Jonas B. 12
vhdl Fragen zum Code Dan 30
EmbDev.net VHDL: counter checking maestros 5
EmbDev.net I2C inout port signal VHDL simulation Vahr 4
Hardware durch Vererbung - was ist möglich? Gustl B. 30
Vivado Simulation Gustl B. 34
FPGA-Funktionssicherheit Hein 33
VHDL why is my process not sequential Kus A. 1
EmbDev.net variable Component name arsalan ghasemian 3
Wie benutze conv_integer, in ModelSim ? Patrick M. 6
Cyclone IV: VCCIO Pin 3.3V aber I/O-Standard BLVDS für Pin eingestellt - was passiert? Rolf E. 0
Quartus, Avalon: Gibt es ein Tool um online Register im AV-Bus auszulesen Schuster 1
Spartan 6 will einfach nicht Jens W. 32
VHDL unsigned(slv & slv) geht nicht? Gustl B. 19
Altera Nios II Programmierung ohne HAL Michael 2
EmbDev.net Debounce Code Correction for a Decimal Counter Project in 1Hz counting Speed Ali A. 4
Denkfehler bei carry-chains? Carry 4
Constrains im .xdc per generate erzeugen Gustl B. 6
EmbDev.net Vadj of FPGA Arshi A. 3
Unterschiedlicher Programmier-Datenstrom beim FPGA VHDL 25
1-Bit-Komparator als Komponente für n-Bit-Komparator Float 22
Bezeichnung aus Topmodul nicht im Netlist Analyzer Mark W. 3
8 Bit uC in FPGA-Projekt Marq 21