Forum: FPGA, VHDL & Co.


Fragen zur Anwendung von CPLD & FPGA, VHDL, Verilog usw.


Betreff Autor Antworten Letzter Beitrag
FPGA zum Lernen: was und wie könnte man erwerben? Alexander Galkin 9
CLK-Delay kompensieren Thomas Pototschnig 3
NIOSII SRAM Controler Sebastian 5
Fehler in numeric_std.vhd ? Hans-Werner 7
Wie CPLD programmieren?? Der Albi 6
FSM mit 2 clocks steuern student 5
Seqentiell oder parallel New one 45
Zähler als LPM-Megafunction Gast 6
Testbench + register initialisieren Neuling_1 1
Unbenutzten Ausgangsport auf Masse legen ? Hans-Werner 7
Nios Befehl wird übersprungen Hans 1
Lizensierung von Modelsim Tobias Danz 9
Größe eines Fifos zur Laufzeit ändern Sebastian 9
Konstante STD_LOGIC_Vector (7 Downto 0)? 655432 5
Problem mit PAR: Wo bleibt die Logik? Tom Nachdenk 3
Randomfunktion NIOS Hans 1
Xilinx Adapterkabel Volker 1
Verilog Nachhilfe. Olaf 6
wofür FPGA?? mike101 15
reg und wire Markus 2
hilfe hilfe bei meinem diplomarbeit Elias S 18
ISE Webpack/Foundation Chris H. 2
FSM Problem(Ein zustand als Taktverzögerung) VHDL_Bginner 18
ModelSim: Projekt simulieren D. E. 2
Spartan 3E Starter Kit <-> STK500 Richard B. 2
ERROR:Place:1018 Rolf Riller 2
Fehler im Programm? Chris H. 2
K-Bus in embedded Processor(Nios2) Student 1
RAM mit write_enable und read_enable Hans-Werner 0
Xilins Namensproblem mit Blockram Tom Nachdenk 3
Probleme mit VHDL und Textfiles Heinz 1
sinnvolle packages für synthese Nik 1
Umsetzung der Typkonvertierung in Hardware Hans-Werner 1
selbstdefinierte datentypen in VHDL Chris H. 9
FPGA synthetisierung Vhdler 136
Frame mit Fifo verzögern Hans 4
Quartus 8.0 - webedition kommt Georg Lehm 6
Power Up Sequenz bei Xilinx Coolrunner-II Nils Stahlhut 1
VHDL: std_logic_vector aufteilen Matthias 2
Sharp LM038QB1R10 - Xilinx Spartan-3 -VHDL P. Kowalski 8
Vergleich Stromverbrauch GPP, DSP, FPGA ? Hans-Werner 3
Virtex4 programmieren? you2 3
Suche guten FPGA Programmierer in München joker 9
Benchmark/Datendurchsatz mit dem MIG 2.2 Maik H. 1
Frage zu VHDL Chris H. 3
FSM Automat(für bestimmte zeit in einem zustand bleiben) VHDL_Bginner 4
Welche Typen in der Sensitivitätsliste ? Hans-Werner 2
Verknüpfungen besser als mehrere if's? lange Leitung 2
signal'event Plau Sein 4
Zustandsautomat+register problem VHDL_Bginner 2
array of std_logic_vector rotieren Hans-Werner 1