Forum: FPGA, VHDL & Co.


Fragen zur Anwendung von CPLD & FPGA, VHDL, Verilog usw.

In diesem Forum werden englischsprachige Beiträge von EmbDev.net eingeblendet (Info). Englischsprachige Beiträge ausblenden

Betreff Autor Antworten Letzter Beitrag
"Guter Programmierstil" VHDL Alexander K. 35
VHDL eichte arithmetik schwierigkeiten Christian G 6
Suche USB zu HDMI, DVI oder Display LVDS Bridge Johann 7
Zuweisungen in Testbench - Simulation startet nicht Guenther 7
[S] günstigen FPGA Einstieg Georg Ious 25
Shift von Pipeline Elementen Patrick B. 7
EmbDev.net why core current of Virtex or Spartan-II is so large? Ivan Abramovich 3
QSYS component Avalon MM read Abfolge Christian G 1
locked EmbDev.net VHDL JK FlipFlop Error, Please help D4N 005H 12
EmbDev.net Speed up Modelsim Simulation Andy 7
Standard-Schnittstelle für schnelle Datenübertragung CPU <-> FPGA Thilo Haala 26
EmbDev.net ADC VHDL program pall 2
Quartus Standard Working Directory einstellen? FPGA Newbie 2
Register Contraints setzen, damit Synthese klappt Michael W. 10
Sequentielle Anweisung: Takt wird nicht richtig verarbeitet e1128631 3
Zähler aus D-FlipFlops (asynchron) attilatrp 6
Alles AXI oder was? Michael W. 21
EmbDev.net Alternatiive to reduce the number of logic elements in division Vik 2
Vorteile Komb. + Getakteter Prozess in architecture pantagruel 5
EmbDev.net quartus prime vs Xilinx ISE Payel Banerjee 1
LUT erzeugen mit Encoderwerten Chris 8
CS4344 I²S D/A Wandler Daniel K. 21
port map schlägt "Illegal sequential statement" fehler aus bei VHDL Robert 2
FPGA Board eine Empfhelung Ja Da 6
Xilinx Block Design - Für und Wider A.X. 6
Effizentes Moving Average Filter Patrick B. 13
Erfahrungsbericht Pins hochohmig schalten Fpgakuechle K. 20
VHDL-Vergleich eines vectors mit einer Konstanten Schroeder 7
Timing Warnungen, was dagegen tun? Matze 4
EmbDev.net Xilinx Virtex 5 FPGA evaluation board needed Nikolaos Athanasios Anagnostopoulos 6
Wie programmiert mann dass? Matze 7
Multidimensionales Record als Port? BoLlman 4
Clock-Output aus MMCM Daniel K. 9
Grosse Verzögerung von Valid-Signalen Patrick B. 12
Spannungs Messung auf FPGA Dev Board Alexander K. 2
zwei PLLs mit leicht unterschiedlicher Frequenz erzeugen? pleung 20
Clock Buffer Verstaendnisfrage Guenther 4
Universell programmierbarer DDS-Funktionsgenerator H. G. 38
Clock generieren mit FPGA Dave 11
Aufgezeichneter Signalablauf in VHDL nicht nachvollziehbar? Matze 6
Anfänger braucht mal einen Denkanstoß (DE0-nano, SDRAM, NIOS, VGA) Christian G 3
VHDL Verilog mixed: Boolean generic? Patrick B. 3
Verilog. Unterschiedliche Zuweisungen. Blocking - vs Non Blocking Assignments. = oder <= A. Schneider 4
EmbDev.net Removing Latches Rob 5
Async DRAM TTL Logic in CPDL XC9536XL Problem - ratlos AppleII Enthusiast 40
Xilinx MIG 2.4 richtig beschalten Matze 2
Passt diese SDR Board für meinen Zweck? Hamburger 6
Welche Aufgabe hat die pll.v in Verilog beim MIST-FPGA ? peter 8
Verständnisfrage: Wie kommen große Routingdelays zustande? Hans 11
Rechnen mit signed und integer Marc M. 12
Welches Quartus Webediton soll man runterladen? peter 9